La Technologie SOI (Silicon On Insulator) « SOI DG MOSFET
| dc.contributor.author | Arib Belkacem | |
| dc.contributor.other | Benfdila Arezki | |
| dc.date.accessioned | 2019-11-12T12:59:27Z | |
| dc.date.available | 2019-11-12T12:59:27Z | |
| dc.date.issued | 2016 | |
| dc.description | 67 f. : ill. ; 30 cm. (+ CD-Rom) | en |
| dc.description.abstract | Le transistor MOSFET a évolué à grande vitesse ces dernières décennies grâce à l’industrie de la microélectronique qui a su faire évoluer ce dispositif ainsi que les circuits dans lesquelles ce dernier est intégré. La réduction de la taille des circuits a entrainé la diminution physique du transistor qui n’est pas sans conséquence sur son fonctionnement rendant l’utilisation des transistors sur substrat massifs inopérants au-dessous du noeud 50nm. Avec la réduction considérable de la longueur du canal, la taille des transistors se rapproche de quelques dizaines de nanomètres et les lois générales de la physique généralement utilisées pour décrire son fonctionnement sont remises en cause car elles ne peuvent plus expliquer l’apparition de nouveaux phénomènes physiques tels que les effets SCE. C’est ainsi que furent mise en jeu de nouvelles technologies et structures permettant de minimiser ces effets indésirables dû à la miniaturisation des dispositifs. En ce qui nous concerne nous avons jugé plus approprié de poursuivre l’étude d’une structure nanométrique comportant deux grilles au lieu d’une structure conventionnelle. Cette structure permettant un double contrôle du canal est la structure DGMOSFET SOI. | en |
| dc.identifier.citation | Génie Microélectronique | |
| dc.identifier.other | MAST.AUTO.46-16 | en |
| dc.identifier.uri | https://dspace.ummto.dz/handle/ummto/7458 | |
| dc.language.iso | fr | en |
| dc.publisher | Université Mouloud Mammeri | en |
| dc.subject | Transistor | en |
| dc.subject | Micro-electronique | en |
| dc.subject | Mosfet | en |
| dc.title | La Technologie SOI (Silicon On Insulator) « SOI DG MOSFET | en |
| dc.type | Thesis | en |