Etude et simulation d'un transistor fin FET
| dc.contributor.author | Khettab Fadhila | |
| dc.contributor.other | Benfdila Arezki | |
| dc.date.accessioned | 2019-11-12T13:01:24Z | |
| dc.date.available | 2019-11-12T13:01:24Z | |
| dc.date.issued | 2015 | |
| dc.description | 61 f. : ill. ; 30 cm. (+ CD-Rom) | en |
| dc.description.abstract | L’évolution nanométrique des dispositifs CMOS laisse apparaître certains effets qui empêchent le bon fonctionnement de ces dispositifs. L’une des principales solutions est orientée aujourd’hui vers les transistors multi grilles. Parmi ces structures on trouve le transistor FinFET .Ce mémoire porte sur la présentation de la structure FinFET, nous avons d’abord fait une brève présentation du transistor MOSFET puis nous avons parler sur la technologie SOI ont à présenté ces avantages et inconvénients. Nous avons pu aussi présenter quelques effets indésirables liés à la miniaturisation. Nous avons par la suite présenté différente architecture qui peuvent solutionner ces problèmes. Ce travail s’est finalisé par l’étude de la structure nanométriques de type FINFET Nous avons alors examiné l'effet des variations de la géométrie du FIN sur le courant de drain et la tension de seuil des deux structures conçues à l’aide de l’outil de simulation SILVACO. | en |
| dc.identifier.citation | Commande Des Systemes | |
| dc.identifier.other | MAST.AUTO.61-15 | en |
| dc.identifier.uri | https://dspace.ummto.dz/handle/ummto/7565 | |
| dc.language.iso | fr | en |
| dc.publisher | Université Mouloud Mammeri | en |
| dc.subject | MOSFET | en |
| dc.subject | Technologie SOI | en |
| dc.subject | FINFET | en |
| dc.subject | DG MOSFET | en |
| dc.subject | GAA MOSFET | en |
| dc.title | Etude et simulation d'un transistor fin FET | en |
| dc.type | Thesis | en |