Système de transmission de données sur FPGA
| dc.contributor.author | Lahlou Hamza | |
| dc.contributor.other | Benfdila Arezki | |
| dc.date.accessioned | 2019-11-12T12:58:18Z | |
| dc.date.available | 2019-11-12T12:58:18Z | |
| dc.date.issued | 2016 | |
| dc.description | 64 f. : ill. ; 30 cm. (+ CD-Rom) | en |
| dc.description.abstract | Le progrès réalisés en microélectronique permettent aujourd'hui d'intégrer plusieurs centaines de millions de transistor sur un seul circuit, ces évolutions technologiques ont particulièrement favorisé la famille des circuits FPGA qui sortent aujourd'hui de leur niche originale. Les circuits FPGA sont aujourd'hui les principaux circuits reconfigurables. Ils sont aujourd'hui en mesure de fournir une solution efficace à la réalisation matérielle d'applications dans de nombreux domaines, et offre une surface homogène d'unités logiques universelles qui peuvent être reconfigurées à volanté de manière à implémenter n'importe quel circuit combinatoire ou séquentiel.Grace à ces avancées spectaculaire de ces dérniers, de nombreuses applications complexes qui révèlent de différents domaines ont pu voir le jour. L'objectif de ce travail est l'implémentation d'un système de transmission sur une carte de dévelopement FGPA, Virtex-II (V2MB1000), de la famille Xilins. dans ce contexte, ce mémoire est scindé en trois chapitres : Au premier chapitre nous allons faire une étude générale des circuits programmableset les FPGA en particulier, et nous allons voir aussi les différentes liaisons séries. Au deuxième chapitre nous allons aborder le language VHDL, on clôturera ce chapitre par donner un exemple de machine d'état de Moor. Au troixième chapitre, nous étudirons l'implémentation du système de transmission. Les étapes d'implémentation seront aussi dévelopées. Nous terminerons ce travail par une conclusion générale suivie par une annexe qui contient tous les programmes VHDL. | en |
| dc.identifier.citation | Génie Microélectronique | |
| dc.identifier.other | MAST.AUTO.33-16 | en |
| dc.identifier.uri | https://dspace.ummto.dz/handle/ummto/7363 | |
| dc.language.iso | fr | en |
| dc.publisher | Université Mouloud Mammeri | en |
| dc.subject | Langage VHDL | en |
| dc.subject | Système de communication sur FPGA | en |
| dc.title | Système de transmission de données sur FPGA | en |
| dc.type | Thesis | en |