Evaluation expérimentale de l'influence de la configuration de cache mémoire sur l'exécution d'un programme
| dc.contributor.author | Lounas Ouiza | |
| dc.contributor.author | Fenzi Samira | |
| dc.contributor.other | Hemdani Chabane | |
| dc.date.accessioned | 2021-02-28T10:35:22Z | |
| dc.date.available | 2021-02-28T10:35:22Z | |
| dc.date.issued | 2015 | |
| dc.description | 85 f. : ill. ; 30 cm. (+ CD-Rom) | en |
| dc.description.abstract | Depuis le debut des annees 80, le principal mecanisme architectural permettant de masquer la latence de la memoire est le cache. Les memoires cache ont ete introduites pour reduire le temps d'acces aux informations en raison de l'ecart croissant entre la frequences des microprocesseurs et la latence d'acces a la memoire principale. Dans ce contexte, notre travail est axe sur l'evaluation experimentale de l'influence de la configuration de cache memoire sur l'execution d'un programme.nous avons plusieurs configurations de cache memoire (L1 L2) sur l'execution d'un programme (benchmark) puis evaluer et comparer les resultats de ces configurations afin de determiner le meilleur ajustement du cache. Pour definir l'ensemble des valeurs possibles des parametres du cache, nous proposons une methodologie de configuration des caches basee sur la simulation ce dernier sur le simulateur simplescalar. | en |
| dc.identifier.citation | Réseaux Mobilité Et Systèmes Embarqués | |
| dc.identifier.other | MAST.INF.70-15 | en |
| dc.identifier.uri | https://dspace.ummto.dz/handle/ummto/12627 | |
| dc.language.iso | fr | en |
| dc.publisher | Université Mouloud Mammeri | en |
| dc.subject | Cache | en |
| dc.subject | Configuration | en |
| dc.subject | Simplescalar | en |
| dc.title | Evaluation expérimentale de l'influence de la configuration de cache mémoire sur l'exécution d'un programme | en |
| dc.type | Thesis | en |