

**REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE**  
**Ministère de l'enseignement supérieur**  
**et de la recherche scientifique**

**Université de MOULOUD MAMMARI DE TIZI-OUZOU**  
**Faculté de Génie Electrique et de l'Informatique**  
**Département d'Electronique**



# MEMOIRE DE FIN D'ETUDES

**En vue de l'obtention du diplôme**  
**d'Ingénieur d'état en Electronique**  
**Option : Communication**

## Thème

**ETUDE ET REALISATION D'UN**  
**GENERATEUR DE MIRES**  
**NOIR ET BLANC ET COULEUR**

Proposé par :  
M<sup>f</sup>:BERCHICHE

Réalisé par :  
M<sup>f</sup>: DJAMER Koucila  
M<sup>f</sup>:OULKADI Farid

Promotion 2009/2010

## REMERCIEMENTS

*Nous tenons à remercier plus particulièrement :  
Notre promoteur Mr BERCHICHE pour avoir dirigé  
ce travail.*

*Nous remercions les enseignants de l'institut de  
OUED AISSI et plus particulièrement Mr OUDIAI  
(Cheikh Karim) et Mr OULKADI*

*Nous remercions les enseignants de notre département  
électronique pour leurs efforts et cela durant nos  
études*

*Nos sincères remerciements à l'ensemble du jury  
d'avoir accepté de juger notre travail ainsi que tous ce  
qui ont contribué de près ou de loin à ce modeste  
travail et surtout nos amis de OUED AISSI*



# *DIDICACES*

*Je dédie ce modeste travail à :*

- ❖ *Mes très chers parents (Beneli et Megdoua) qui ont été à mes cotés durant toutes mes études.*
- ❖ *Ma chère grand- mère (Zaina)*
- ❖ *Mes deux frères (Kar im et Malek).*
- ❖ *Mes deux sœurs (Hayet et Djila ).*
- ❖ *La famille d'Ahtout salah.*
- ❖ *Mon binôme (Farid).*
- ❖ *Tous mes chers amis et chères amies.*
- ❖ *Tous mes amis de département d'électronique et plus particulièrement MHAND et ABDELKARIM et MOH.*
- ❖ *Tous les étudiants de département d'électronique et plus particulièrement qui sont de la promotion 2010.*

*Djamer Koucila*



# *DIDICACES*

*Je dédie ce modeste travail à :*

- *Mes parents (Achour et hdjila) qui ont été à mes cotés durant toutes mes études.*
- *Mes grands-mères ( KhLidja et gida Ldjouhar)*
- *Mon frère (Samir « Mouhand »).*
- *Mes deux sœurs (Samira et THiziri).et Zakia*
- *Mes cousins (Bachir, Malek, Arezki, Mahmoud) et toutes les familles kadi ,ben kadi et oulkadi*
- *Mes amis et amies(Aziz,Hakim,Sofian,Merzouk, Hammidouh,Mouhand said,Nabil,Salim,Laarbi, Abdenour, Karim, Farid, Lynda.*
- *Tous les étudiants de tizi ouzou plus particulièrement :Mhand,ghani,hamouche, samia,samira,moh.*
- *Mon ami Abdelkarim Maouchi*
- *Mon binôme et ami (Koucila).*
- *A tout les habitants de mon village tizit.*

*Oulkadi farid.*

# SOMMAIRE

## *Introduction Générale*

### Chapitre I: Etude du signal vidéo composite.

I - Introduction.....	1
II - L'analyse d'une image Télévision.....	1
II - 1 : Caractéristique de l'œil.....	1
II - 1 - 1 : Pouvoir de séparation de l'œil.....	1
II - 1 - 2 : Persistance rétinienne .....	2
II - 1 - 3 : La sensibilité aux couleurs.....	2
III – Principe d'analyse d'une image Télévision.....	2
III - 1 : Le balayage entrelacé.....	2
IV - Signal vidéo composite.....	3
IV - 1 : Signal Vidéo Monochrome.....	3
IV - 2 : Signal Vidéo composite Couleur.....	4
IV - 2 -1 : Définition.....	4
IV - 2 -2 : Principe.....	5
IV - 2 -3 : Luminosité de chaque couleur en fonction de la luminance Y.....	6
IV - 2 -4 : Fréquence maximale atteinte par le signal de luminance.....	8
V - Les signaux de synchronisation .....	9
V- 1 : Signaux de synchronisation horizontale (synchro ligne).....	9
V- 2 : Signaux de synchronisation verticale (Synchro trame).....	10

<b>VI - La polarité d'un signal vidéo composite.....</b>	<b>12</b>
<b>VI - 1 : La modulation positive.....</b>	<b>12</b>
<b>VI - 2 : La modulation négative.....</b>	<b>12</b>
<b>VII - La Colorimétrie.....</b>	<b>13</b>
<b>VII - 1 : Définition de la couleur.....</b>	<b>13</b>
<b>VII - 1 - 1 : Teinte – Pureté – Intensité.....</b>	<b>13</b>
<b>VII - 2 : Synthèse des couleurs.....</b>	<b>14</b>
<b>VII - 2 - 1 : La synthèse additive.....</b>	<b>14</b>
<b>VII - 2 - 2 : La synthèse soustractive.....</b>	<b>14</b>
<b>VIII : Les normes internationales.....</b>	<b>15</b>
<b>VIII - 1 : Les fréquences réservées à la télévision.....</b>	<b>15</b>
<b>VIII - 2 : Les différents standards mondiaux.....</b>	<b>15</b>
<b>IX - Système PAL .....</b>	<b>15</b>
<b>X - Conclusion.....</b>	<b>17</b>

**Chapitre II : Etude du générateur de mires.**

<b>I - Introduction.....</b>	<b>18</b>
<b>II-Caractéristiques du générateur de mires.....</b>	<b>18</b>
<b>III - Schéma synoptique du générateur de mires.....</b>	<b>19</b>
<b>IV- Etude de fonctionnement du générateur de mire .....</b>	<b>20</b>
<b>IV - 1 : L'alimentation régulée.....</b>	<b>20</b>
<b>IV - 2 : Le générateur de signaux RVB et signaux de synchronisation .....</b>	<b>21</b>
<b>IV - 2 - a : Fonctionnement du programme. ....</b>	<b>23</b>

IV - 2 - b : Calcul du temps à l'intérieur du programme. ....	24
IV- 3 : Générateur de la vidéo composite (Encodeur RVB). ....	27
IV - 3 - 1 : Les signaux R, V et B.....	28
IV - 3 - 2 : Le signal de la luminance.....	29
IV - 3 - 3 : Les signaux B-Y et R-Y.....	29
IV - 3 - 4 : La sous porteuse de couleur.....	30
IV - 3 - 5 : Signal de synchronisation.....	30
IV - 3 - 6 : La Salve.....	31
IV - 3 - 7 : Signal de chrominance.....	32
IV - 3 - 8 : La vidéo composite.....	32
IV - 4 : L'étage de sortie vidéo.....	33
V - L'interface avec le Téléviseur.....	35
VI - Schéma de principe du générateur de mires.....	36
VII – Conclusion.....	37

**Chapitre III: Etude du PIC 16F8 et sa programmation.**

***Première partie : Etude de PIC16F84***

I - Introduction .....	38
II - Définition d'un PIC.....	38
II - 1 : Les différentes familles des PICs.....	38
II - 2 : Identification d'un PIC.....	39
II - 3 : Les points communs entre les PICs.....	39

<b>II - 3 - 1 : L'alimentation :</b> .....	<b>39</b>
<b>II - 3 - 2 : L'horloge</b> .....	<b>39</b>
<b>II - 3 - 3 : Le circuit RESET</b> .....	<b>39</b>
<b>III - PIC 16F84</b> .....	<b>40</b>
<b>III - 1 : Principales caractéristiques</b> .....	<b>40</b>
<b>III - 2 : Brochage et Fonction des Pattes</b> .....	<b>40</b>
<b>IV : La Structure interne du PIC :</b> .....	<b>41</b>
<b>V - Organisation de la mémoire de PIC :</b> .....	<b>42</b>
<b>V - 1 : La mémoire de programme.</b> .....	<b>42</b>
<b>V - 2 : La mémoire de données</b> .....	<b>42</b>
<b>V - 2 - 1 : Les registres généraux.</b> .....	<b>43</b>
<b>V - 2 - 2 : Registres spéciaux - SERs</b> .....	<b>43</b>
<b>V - 2 - 2-a : Fonction des registres spéciaux</b> .....	<b>45</b>
<b>V - 2 - 3 : Mémoire EEPROM</b> .....	<b>47</b>
<b>VI - Accès a la mémoire EEPROM</b> .....	<b>47</b>
<b>VI - 1 : Registres utilisé</b> .....	<b>47</b>
<b>VI - 2 : Mode lecture</b> .....	<b>49</b>
<b>VI - 3 : Mode écriture</b> .....	<b>49</b>
<b>VII - Organisation des instructions :</b> .....	<b>49</b>
<b>VII - 1 : Format général</b> .....	<b>50</b>
<b>VII - 2 : Les types d'instructions</b> .....	<b>50</b>

<b>VII - 2 - 1 : Les instructions orientées « octets » .....</b>	<b>50</b>
<b>VII - 2 - 2 : Les instruction orientées « bit ».....</b>	<b>51</b>
<b>VII - 2 - 3 : Les instructions générales.....</b>	<b>51</b>
<b>VII - 2 - 4 : Les sauts et appels de sous – routines.....</b>	<b>51</b>
<b>VII - 3 : Les Instructions du PIC 16F84 .....</b>	<b>51</b>
<b>VII - 4 : Liste des instructions et leurs détails.....</b>	<b>53</b>
<b>VIII - Les indicateurs d'état.....</b>	<b>54</b>
<b>VIII - 1 : L'indicateur d'état « Z ».....</b>	<b>54</b>
<b>VII - 2 : L'indicateur d'état « C ».....</b>	<b>54</b>
<b>IX : Mode d'adressage.....</b>	<b>54</b>
<b>IX - 1 : Adressage immédiat.....</b>	<b>54</b>
<b>IX - 2 : Adressage direct.....</b>	<b>54</b>
<b>IX - 3 : Adressage indirect.....</b>	<b>54</b>
<b>X : Les ports d'entrées / sorties.....</b>	<b>56</b>
<b>X - 1 : Port A .....</b>	<b>56</b>
<b>X - 2 : Port B .....</b>	<b>57</b>
<b>XI - Les compteurs : .....</b>	<b>58</b>
<b>XI - 1 : Timer « Utilisateur » TIMRO. ....</b>	<b>58</b>
<b>XI-1-a : Choix de l'horloge.....</b>	<b>58</b>
<b>XI-1-b: Pré-diviseur.....</b>	<b>58</b>
<b>XI - 2 : Timer chien de garde (WDT).....</b>	<b>59</b>
<b>XII - Les interruptions.....</b>	<b>59</b>

<b>XII - 1 : Différentes sources d'interruption.....</b>	<b>60</b>
<b>XII-2 : Validation des interruptions.....</b>	<b>60</b>
<b>XII - 3 : séquence de détournement vers le sous Programme d'interruption.....</b>	<b>60</b>
<b>XII – Conclusion .....</b>	<b>62</b>

***Deuxième partie : Programmation du PIC 16F84.***

<b>I - Les Programmeurs.....</b>	<b>63</b>
<b>I - 1 : Introduction.....</b>	<b>63</b>
<b>I - 2 : Les différents types de programmeurs.....</b>	<b>63</b>
<b>I - 2 - 1 : Les amplificateurs.....</b>	<b>63</b>
<b>I - 2 - 2 : Les programmeurs manuels.....</b>	<b>63</b>
<b>I - 2 - 3 : Les programmeurs micro – ordinateurs.....</b>	<b>63</b>
<b>I - 2 - 3 -a : Les programmeurs externes.....</b>	<b>64</b>
<b>I - 2 - 3 -b : Les Programmeurs internes.....</b>	<b>64</b>
<b>II - Programmeur (JDM).....</b>	<b>64</b>
<b>II - 1 : Coté matériel (hardware) du programmeur JDM.....</b>	<b>65</b>
<b>II - 2 : Essai et utilisation.....</b>	<b>65</b>
<b>II - 3 : Les tensions de programmation.....</b>	<b>65</b>
<b>II - 4 : Coté logiciel (Software) du programmeur JDM... ..</b>	<b>66</b>
<b>III - Procédure de la programmation.....</b>	<b>66</b>
<b>IV-Programme utilisé.....</b>	<b>75</b>

## *CHAPITRE V : Réalisation pratique.*

<b>I - Introduction .....</b>	<b>81</b>
<b>II - Réalisation de la carte.....</b>	<b>81</b>
<b>II – 1 : Traçage du circuit imprimé.....</b>	<b>81</b>
<b>II - 2 : Insolation.....</b>	<b>81</b>
<b>II - 3 : Révélation.....</b>	<b>81</b>
<b>II - 4 : Gravure.....</b>	<b>81</b>
<b>II - 5 : Le perçage.....</b>	<b>81</b>
<b>II - 6 : Implantation des composants.....</b>	<b>82</b>
<b>III –Le boîtier.....</b>	<b>82</b>
<b>IV – Les figures représentants la carte.....</b>	<b>82</b>
<b>V - Nomenclature des composants.....</b>	<b>86</b>
<b>VI - Les essais pratiques au laboratoire de Télévision.....</b>	<b>87</b>
<b>VI - 1 : Les essais statiques.....</b>	<b>87</b>
<b>VI – 2 : Les essais dynamiques .....</b>	<b>88</b>

## *Conclusion Générale*

### *Bibliographie*

# Chapitre I : Etude du Signal Vidéo Composite.

---

**I-Introduction**

Une image en télévision est constituée d'une multitude de points lumineux  
 Ces points sont disposés en lignes horizontales, chaque ligne dure **64µs** au total dont :  
**52µs** de durée utile et **12µs** pour la synchronisation horizontale.  
 Ces lignes sont disposées les une au dessus des autres pour former une image complète.  
 Le principe fondamental de la Télévision consiste à transmettre à distance une image en noir  
 et blanc ou couleur.

**II- L'analyse d'une image Télévision**

L'analyse d'une image Télévision est déterminée en fonction des caractéristiques de l'œil  
 humain.

**II-1 : Caractéristiques de l'œil :**

Le spectre visible correspond à l'intervalle allant de l'infrarouge à l'ultraviolet, soit  
 $385 \cdot 10^{12}$  Hz jusqu'à  $790 \cdot 10^{12}$  Hz.

Les propriétés physiologiques de l'œil montrent que celui-ci ne réagit pas de la même manière à  
 l'image noir et blanc ou couleur.

**II-1-1 : Pouvoir de séparation de l'œil**


Une image vidéo est une surface composée de points lumineux suffisamment petits pour qu'on ne  
 les perçoivent pas et qui varient selon l'image à diffuser.

Les points colorés que l'on peut percevoir en s'approchant de l'écran sont les pixels.

Soit  $\alpha$  l'angle de séparation de l'œil :

$$\tan\left(\frac{\alpha}{2}\right) = \frac{1,25 \cdot 10^{-6} \text{ m}}{1,10^{-2} \text{ m}} \Rightarrow \alpha = 2 \cdot \arctan\left(\frac{1,25 \cdot 10^{-6} \text{ m}}{1,10^{-2} \text{ m}}\right) \approx \frac{1}{60}^{\text{ème}} \text{ deg} = 1'$$

(une mm d'angle ou d'arc)



Le pouvoir séparateur de l'œil est d'une minute d'angle, donc l'œil est incapable de distinguer  
 deux points A et B distants de moins d'une minute d'angle.

**II-1-2 : Persistance rétinienne**

L'œil ne peut pas séparer deux sensations lumineuses très brèves et très rapprochées l'une de l'autre, car sa persistance rétinienne est d'environ  $1/15^{\text{ème}}$  seconde ce qui correspond à une fréquence d'environ 15Hz pour un observateur moyen. Des sensations de fréquence supérieure à la valeur caractéristique de 15Hz donneront une impression de continuité de mouvement.

**II-1-3: La sensibilité aux couleurs**

L'œil est plus sensible à la couleur verte qu'aux couleurs rouge et bleue, il faudra donc privilégier la composante verte dans une transmission couleur : R, V++, B-.

**III-Principe d'analyse d'une image de Télévision**

L'analyse se fait point par point pour déterminer une ligne et ligne par ligne pour déterminer une image. Des signaux de synchronisation sont insérés à la fin de chaque ligne et de chaque image pour donner naissance au signal vidéo composite.

**III-1 : Le balayage entrelacé**

La transmission directe de 25 images par seconde provoque un scintillement de l'image gênant pour l'œil. Pour y remédier on procède à un système de balayage entrelacé c'est à dire deux trames par image. Les lignes impaires constituent une trame et les lignes paires constituent l'autre trame. Ce système de balayage garde la même fréquence image et donne une fréquence trame double. La trame impaire commence par une demi-ligne et se termine par une ligne entière et la trame paire commence par une ligne entière et se termine par une demi-ligne.

La figure suivante représente le balayage entrelacé :




Figure 1 : « Le balayage entrelacé »

IV-Signal vidéo composite

IV-1 : Signal vidéo monochrome

Le signal vidéo à la naissance de la télévision ne transmet pas les couleurs mais juste une variation de lumière monochrome allant du noir au blanc. La valeur absolue de ce signal a été normalisée à 1V, dans lequel les 0.3V "inférieurs" servent à transmettre les signaux de synchronisation et les 0.7V "supérieurs" contiennent les variations de lumière.

La bande passante du signal vidéo composite est essentiellement liée au nombre de lignes d'analyse et la nature des signaux de synchronisation.

La figure 2 représente le détail d'une ligne d'une image de télévision 625 lignes avec un cadencement de trames à 50 Hz, la durée d'une ligne est de 64µs qui correspond à la fréquence ligne de 15625Hz.

La partie utile de la ligne (visible sur l'écran) dure 52µs et les signaux de synchronisation occupent l'intervalle de 12µs et correspond au retour du spot appelé aussi effacement horizontal.

Cette ligne est composée de deux parties :

- ❖ L'information vidéo d'amplitude de 0.7V utilisée pour moduler l'énergie du spot (après amplification via le Wehnelt du tube).
- ❖ L'information de synchronisation matérialisée par une impulsion négative de 0.3V ; celle-ci est destinée à asservir le déplacement du spot.




Figure 2 : « Détail d'une ligne vidéo monochrome »

IV-2 : Signal vidéo composite Couleur

IV-2-1 : Définition :

C'est un signal vidéo qui est entrecoupé par des signaux de synchronisation. Ces signaux sont émis durant la suppression verticale et horizontale. La télévision exploite la représentation de la couleur sous forme des composantes Luminance-Chrominance (Y-C), où C est décomposé en deux éléments : la différence Rouge (DR) et la différence Bleu (DB).

La figure suivante présente ces signaux pour la génération d'une mire de barres couleur.




Figure 3 : « signaux de Luminance-Chrominance dans la mire barres »

Le transport de l'information couleur par le signal vidéo a été fait de manière à rester compatible avec les récepteurs Noir et blanc.

La figure 4 représente ce signal :




Figure 4: « signal de la mire barres couleur »

#### IV-2-2 : Principe

Les signaux RVB (Rouge, Vert et Bleu) contiennent toutes les informations nécessaires pour récupérer une image, mais ils auraient besoin d'une large bande passante à transmettre et la télévision est basée sur la "Transmission d'images" pour garder la compatibilité entre l'original "Noir et Blanc" et la nouvelle "couleur".

Dans ce signal Vidéo Composite l'émetteur envoie les informations de luminosité (luminance) et la couleur (chrominance) d'une image et aussi toutes les impulsions de synchronisation horizontale et verticale pour récupérer correctement l'image sur l'écran d'un téléviseur.

Nous avons dit précédemment que les informations de couleur d'un objet sont entièrement contenues dans les trois composants primaires, rouge, vert et bleu ; réellement ce sont les couleurs vu par nos yeux, et si nous les transmettent, on transmettent la couleur réelle de l'objet de fait que nos yeux ont une sensibilité différente à chacune des trois couleurs primaires.

Si on met la sensibilité en pourcentages on trouve :

**Vert**    ➡    **59%**  
**Rouge** ➡    **30%**  
**Bleu**    ➡    **11%**

Cela signifie que la luminosité d'un objet ou tout simplement la luminance "Y" est la Quantité totale de lumière réfléchie par l'objet qu'est représentée par l'équation Y :

$$Y = 0.30R + 0.59V + 0.11B$$

Avec R : rouge, V: vert et B : bleu

**IV-2-3 : Luminosité de chaque en fonction de la luminance Y**

Voire la figure suivante :

COULEUR	R	V	B	Y
<b>BLANC</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1,00</b>
<b>JAUNE</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0,89</b>
<b>CYAN</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0,70</b>
<b>VERT</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>0,59</b>
<b>MAGENTA</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0,41</b>
<b>ROUGE</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0,30</b>
<b>BLEU</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>0,11</b>
<b>NOIR</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0,00</b>




Figure 5: « Luminosité de chaque couleur »

La luminance (Y) est l'une des composants de base du signal vidéo comme nous avons déjà dit. Elle est obtenue comme la somme des composantes R, V et B de l'image. Ainsi, il suffit d'envoyer deux informations seulement des trois composantes RVB avec Y, parce que la composante manquante peut être obtenue facilement à partir du signal de luminance Y. Et comme V (vert) est l'élément prédominant dans Y, il ne sera pas envoyé, mais on envoie les signaux de différence de couleur : **R-Y** et **B-Y** comme sont représentés sur les diagrammes suivants :

COULEUR	R	V	B	R-Y
BLANC	1	1	1	0,00
JAUNE	1	1	0	0,11
CYAN	0	1	1	-0,70
VERT	0	1	0	-0,59
MAGENTA	1	0	1	0,59
ROUGE	1	0	0	0,70
BLEU	0	1	-0,11	
NOIR	0	0	0	0,00




Figure 6 : « Signal de Différence Rouge »

COULEUR	R	V	B	B-Y
BLANC	1	1	1	0,00
JAUNE	1	1	0	-0,89
CYAN	0	1	1	0,30
VERT	0	1	0	-0,59
MAGENTA	1	0	1	0,59
ROUGE	1	0	0	-0,30
BLEU	0	0	1	0,89
NOIR	0	0	0	0,00





Figure 7: « Signal de Différence Bleu »

**IV-2-4 : Fréquence maximale atteinte par le signal de luminance**

Le changement d'état le plus net du signal de luminance est provoqué par le passage du noir au blanc. Pour calculer la fréquence du signal de luminance, on va considérer qu'il n'y a que des points noirs et des points blancs et compter le nombre de périodes du signal pendant une seconde. Dans le cas le plus défavorable, une ligne est formée d'une succession de points Noirs et de points blancs. On commence par N et on termine par B Car le nombre de points est pair.



On obtient donc:830 commutations /ligne x 15625 lignes/s, mais il faut diviser par deux car une période comporte 2 commutations (N/B et B/N) :

$$830 * 15625 / 2 = 6\,484\,375 \text{ périodes du signal /seconde} = 6\,484\,375 \text{ Hz}$$

On considérera que la fréquence maximale atteinte par la luminance est 6.5 MHz.

**V-Les signaux de synchronisation**

Dans les systèmes de télévision analogique, la réception du signal et l’affichage des éléments d’image s’effectuent de manière simultanée. Il impose que le spot de l’écran soit placé au bon endroit au moment particulier où le signal correspondant est émis. Pour obtenir cela, on transmet un signal particulier dit la synchronisation, constitué d’impulsions dont le front avant déclenche le balayage du récepteur.

Deux signaux de synchronisation sont donc nécessaires: un signal pour le balayage horizontal (synchro ligne) et un signal pour le balayage vertical (synchro frame).

**V-1 : Signaux de synchronisation horizontale (synchro ligne)**

Les tops de synchronisation ligne n’occupent pas toute la durée d’effacement ; ils sont placés entre deux paliers, le palier arrière et le palier avant prévus pour prolonger le temps nécessaire au retour ligne.ces signaux sont représentés sur la figure suivante :




Figure 8 : « Synchronisation ligne »

Le tableau suivant donne Les différentes références de la synchronisation horizontale ou ligne

Repère	Paramètre	Europe	USA /Japon	Unité
1 /a	Fréquence de ligne Horizontal frequency	15625	15750 (15734.264)	Hz
A	Durée nominale de la ligne Nominal active horizontal duration	64	63.5 (63.556)	µs
C	Durée nominale de la ligne utile Nominal active line duration	52	52.5	µs
B	Durée nominale de la suppression ligne Nominal horizontal blanking interval duration	12	11	µs
D	Durée du palier avant de suppression Front porch duration	1.5	Minimum 1.27	µs
E	Durée de l'impulsion de synchronisation ligne Horizontal sync pulse duration	4.7	4.2à5.1	µs
e+f	Palier arrière de suppression+imp.de synchro Back porch+sync pulse duration	10.5	8.06à10.3	µs

### **V-2: Signaux de synchronisation verticale (synchro trame) :**

Le signal de synchronisation normalisé regroupe synchro horizontale et synchro verticale au sein d'un même signal. Dans le but de simplifier la conception des récepteurs, ce signal de synchronisation verticale a été conçu avec une complexité relative avec des récurrences à intervalles d'une demi-ligne. Cette complexité, qui a été conservée pour des raisons historiques, est désormais devenue inutile.

L'impulsion de synchronisation trame se présente pendant la durée de suppression trame son allure tient compte des impératifs suivants :

- les tops de synchronisation ne doivent pas être interrompus pendant l'effacement trame
- l'impulsion trame doit avoir autant que possible la même allure pour les deux trames.

En autre côté, on remarque que le signal de synchro trame est plus long que la durée utile d'une ligne (elle est de 64µs).

La vidéo est actuellement transmise selon un système composé de deux trames entrelacées. Chaque trame contient 312,5 lignes avec la première trame diffuse les lignes impaires, la seconde diffuse les lignes paires.

La tension de ce signal est maintenue à un niveau d'effacement inférieur au noir. L'information de synchronisation est insérée dans le retour trame.

Le retour trame est composé de plusieurs impulsions. Une impulsion indiquant la fin de la trame différente selon qu'elle soit paire ou impaire. Ensuite suivre un signal de pré-égalisation d'une durée de 2,5 lignes, et un signal post-égalisation.

La figure suivante représente l'allure de ce signal




Figure 9 : « Synchronisation trame »

Voici le tableau de quelques références sur la synchronisation trame :

Paramètre	Europe	USA /Japon	Unité
Fréquence trame	50	60(29.97)	Hz
Nombre total de lignes	625	525	Lignes
Fréquence ligne	15625	15750(15734.264)	Hz
Durée de la suppression trame	25	18à21	Lignes
Durée de l'impulsion de synchronisation ligne	4.7	4.2 à 5.1	µs
Durée des impulsions d'égalisation	2.35	2.29	µs
Durée de l'impulsion de synchronisation trame	27.3	26.4 à 28	µs
Nombre d'impulsions d'égalisation	5	6	/
Nombre d'impulsions de synchro trame	5	6	/

**VI- La polarité d'un signal vidéo composite**

**VI-1 : La polarité positive**

Lorsque la polarité de l'image est dite positive le niveau du blanc correspond à la tension maximale positive (100%) du signal et le niveau du noir correspond selon les standards à une tension comprise entre 25 et 30%. Le niveau de suppression est parfois égal au niveau du noir et légèrement au-dessous. Le niveau de synchronisation est généralement égal à 3% comme la représente la figure suivante :




Figure 10 : « Signal vidéo composite en modulation positive »

**VI-2 : La polarité négative**

Lorsque la polarité du signal est dite négative les niveaux sont inversés avec le niveau de synchronisation 100%, niveau de suppression et du noir 75%, niveau du blanc 10 à 12% selon les standards, comme la représente la figure suivante :




Figure 11 : « Signal vidéo composite en modulation négative »

## VII - La colorimétrie

### VII-1 : Définition de la couleur

La définition de la couleur n'est pas la même pour le physiologiste, un physicien ou un peintre.

- Pour un physiologiste qui étudie les fonctions organiques de la vision, la couleur est une sensation colorée.
- pour un physicien, la couleur n'est que le résultat de la décomposition de la lumière blanche, pour lui la couleur est un synonyme de lumière colorée. cette lumière colorée est définie par sa longueur d'onde.
- pour un peintre, un imprimeur la couleur est la matière colorée utilisée pour reproduire la coloration.

#### VII-1-1 : Teinte-Pureté-Intensité

- ❖ **Teinte** : elle se traduit par les adjectifs telles que : rouge, vert, bleu...ext. Et elle est déterminée par la longueur d'onde dominante de la couleur précédente.
- ❖ **La pureté** : quand la couleur se rapproche de sa couleur pure. Elle se traduit par les adjectifs : pure, saturé, lavé du blanc.
- ❖ **L'intensité** : elle se traduit par les adjectifs : intense ou faible, et par les substantives luminosités ou brillance.

**VII-2 : Synthèse des couleurs**

La lumière blanche n'existe pas; ce n'est que la somme de toutes les couleurs du spectre visible (Concrètement, il n'existe pas de longueur d'onde  $\lambda$  reconnue comme du blanc par l'œil). Le mélange additif de 2 couleurs primaires de longueurs d'onde  $\lambda_1$  et  $\lambda_2$  donne une nouvelle couleur située dans le spectre entre les 2 primaires. Du point de vue de la lumière, Il existe 2 types de corps :

Donc, il existe 2 façons de synthétiser les couleurs :

**VII-2-1 : La synthèse additive**


A partir de 3 sources lumineuses colorées convenablement choisies et mélangées dans une proportion adaptée à la sensibilité de l'œil, on peut recréer toutes les autres. Les 3 couleurs primaires en synthèse additive sont : **Rouge, Vert et Bleu.**

**R+V=Jaune**

**R+B=Magenta**


**V+B=Cyan**

**R+V+B= Blanc**



**VII-2-2 : La synthèse soustractive :**

On superpose des couleurs, qui éclairées par une source de lumière blanche absorbent certaines longueurs d'onde et renvoient les autres (filtrage).



Les trois couleurs primaires en synthèse soustractive sont **Magenta, Cyan et Jaune.**

**VIII-Les normes internationales****VIII-1 : Les fréquences réservées à la TV**

Les fréquences réservées à la télévision ont été fixées par les conférences Européennes de Radiodiffusion dans les bandes métriques (V.H.F) et décimétriques (U.H.F). Elles sont les suivantes :

- ✓ Bande I : 41 à 68MHz.
- ✓ Bande II : 87,5 à 100 MHz réservée à la radiodiffusion en modulation de fréquence.
- ✓ Bande III : 162 à 216 MHz en France et 230 MHz en Europe.
- ✓ Bande IV et V : 470 à 960 MHz.

**VII-2 : Les différents Standards mondiaux**

Les différents standards mondiaux sont définis par les critères suivants :

- la fréquence ligne.
- la fréquence image (ou de trame).
- la largeur totale du canal.
- l'écart entre les porteuses vision et son..
- la bande passante vidéo.
- la modulation vidéo, positive ou négative.
- la modulation du son (A.M. ou F.M.).
- le sens du canal  $f_{\text{visions}} > f_{\text{son}}$  ou l'inverse.
- la largeur de la bande résiduelle.
- les caractéristiques des signaux de synchronisation

**VIII - Le système PAL :**

C'est le dernier système mis en point et le plus utilisé dans le monde il est conçu 10 ans après le système NTSC


DR et DB sont émis simultanément de la même façon qu'en NTSC avec :

$f_{\text{porteuse}} = 3,575 \text{ MHz}$  (pour qu'un décodeur multistandard puisse distinguer le PAL du NTSC).

Mais le PAL conçu après le NTSC s'est attaché à corriger le problème de la distorsion de phase atmosphérique.

**Principe:** Le déphasage atmosphérique de la chrominance va affecter de nombreuses lignes successives de la même façon.

Aussi, en inversant la phase d'émission de la chrominance entre 2 lignes successives puis en faisant la somme de 2 lignes successives, on retrouve la phase initiale du signal de chrominance, (débarassée des distorsions atmosphériques, quelle que soit la perturbation qu'il ait subi lors de son déplacement hertzien) car les défauts s'annulent.



### Compensation d'une erreur de phase dans le système PAL

En émission, la phase de la sous-porteuse DR est alternée/inversée une ligne sur deux d'où le nom PAL (phase alternation line).

La phase de la salve couleur doit être inversée une ligne sur deux également car elle indique au décodeur PAL si la ligne émise est directe ou inversée.

**X - Conclusion**

Durant ce chapitre on a consacré sur les rappels et sur l'étude du signal vidéo composite dans toutes ses formes et ses détails, car ce dernier est la base de ce qui suit telle que l'étude et la réalisation de notre générateur de mires.

# Chapitre II : Etude du Générateur de Mires.

---

**I -Introduction**

Un générateur de mires est un appareil de base pour tous les électroniciens ou amateurs de signaux de Télévision. Il sert à générer différentes mires noire et blanc ou couleur. La multiplication des normes et des systèmes de Télévision dans le monde obligent les constructeurs d'appareils audio-visuels à intégrer plusieurs fonctionnalités pour une meilleure utilisation. Le générateur de mires que nous proposons dispose de fonctionnalités permettant de vérifier certains étages d'appareils récepteurs de télévision noir et blanc et couleur au système PAL norme B adopté par l'Algérie.

**II-Caractéristiques du générateur de mires**

Selon le programme utilisé dans le microcontrôleur (PIC16F84), le générateur de mires peut délivrer différentes sortes de mires :

- mire de barres.
- mire de quadrillage.
- mire de points.
- mire de pureté rouge.
- mire de pureté verte.
- mire de pureté bleue.
- mire de pureté blanche.
- mire de pureté noire.

Le générateur qu'on se propose de réaliser consiste à générer une mire de huit barres allant du Blanc au Noir en passant par les six couleurs Jaune, Cyan, Vert, Magenta, Rouge et Bleu. La figure suivante représente cette mire.





Figure 12 : « Mire de barres couleurs »

**III-Schéma synoptique du générateur de mires**

Le schéma synoptique du générateur de mire est donné par la figure ci-dessous.



Il comprend les étages suivants :

- Alimentation.
- Générateur de signaux RVB et signaux de synchronisation vidéo.
- Contrôleur des paramètres vidéo.
- Générateur de la vidéo composite (Encodeur RVB).
- Etage de sortie vidéo.

**IV-Etude du fonctionnement du générateur de mires**

**IV-1 : Alimentation régulée**

L'alimentation du générateur de mires a pour rôle de générer les tensions nécessaires pour le fonctionnement continu des étages. Deux tensions continues de 12V et 5V seront nécessaires pour alimenter les circuits à semi-conducteurs.

**1/Alimentation principale**

Dans cette alimentation classique un transformateur abaisseur et un pont redresseur sont utilisés pour délivrer la tension désirée suivi d'un filtrage par une grosse capacité (C25). La tension de sortie après filtrage est régulée par le régulateur LM78L12 puis filtrée par les deux capacités C24 et C23 pour alimenter l'Encodeur RVB et le Transistor.

La figure suivante représente cette alimentation :




Figure 13 : « Alimentation principale de 12V »

**2/Alimentation secondaire**

Cette alimentation délivre une tension de 5V pour alimenter le microcontrôleur (PIC16F84). Elle est obtenue à partir de l'alimentation principale à l'aide d'un régulateur LM78L05, comme la montre la figure suivante :




Figure 14 : « Alimentation secondaire de 5V »

**NB :** D1 est une diode de protection contre l'inversion de polarité.

DL1 est une Led de témoin.

C19 et C21 permettent le filtrage des tensions d'alimentation secondaire.

R16 permet de limiter le courant débité par l'alimentation principale 12V.

R17 est une résistance de protection de la Led DL1.

S1 est un commutateur pour marche et arrêt (ON/OFF).

Le générateur est construit autour du microcontrôleur (PIC 16F84) programmé pour fournir les signaux primaires R V B ainsi que les impulsions de synchronisation indispensables pour restituer des images de Télévision. Pour adapter ces signaux vidéo au système PAL un circuit encodeur est nécessaire.

### IV-2 : Le générateur de signaux RVB et signaux de synchronisation vidéo

La génération de la synchronisation et les signaux R, V et B accomplie par un microcontrôleur PIC 16F84, ainsi que cette étape sera fondamentalement gérée par sa programmation, et pour qu'il fonctionne ce programme il à besoin d'un signal d'horloge, et ce dernier va être généré par un oscillateur intégré à base du quartz X1=10MHz associé à deux condensateurs C10 et C11 (avec C10=C11=27pF) pour filtrer le signal.

Cet oscillateur X1 est relie aux broches 15 et 16 qui correspondent aux broches OSC1 et OSC2 du PIC comme il est montré sur la figure suivante :




Figure 15 : « Brochage du PIC avec l'oscillateur X1 »

**Description**


Le PIC de notre générateur contient deux PORTS entrée /sortie, (PORT A et PORT B).

On a choisi le PORT B comme sortie, et le PORT A comme entrée du signal.

Donc quatre sur cinq possibles des bits du PORT B ont été utilisés pour produire les différents signaux :

- Le bit 0 du PORT B (PORT RB0) qui correspond à la broche 17 du PIC est utilisé pour produire les impulsions de synchronisation pure (sans la vidéo), qui convient aux choix de la norme de la Télévision utilisée.

La figure suivante représente la synchronisation ligne :



« Synchronisation ligne »

- Produire les signaux R, V et B, à l'aide des trois bits (RB2, RB3 et RB4) qui correspondent respectivement aux broches 8, 9 et 10 du PIC :

- RB3 → Rouge
- RB2 → Bleu
- RB4 → Vert

Ces broches fournissent l'information exigée pour produire la mire choisie, sans ajouter les impulsions de synchronisation (signal vidéo pur).

Dans le PORT A on a utilisé deux bits sur cinq possibles, qui correspondent aux broches 1 et 2 du PIC qui sont reliées à la masse dans le but d'afficher tout le temps la mire barres couleur donc :

- RA2 → 0V
- RA 3 → 0V

**Remarque** : Le 0V signifie la masse

**IV-2-a : Fonctionnement du programme**

L'organigramme du programme et l'organigramme du bloc montrent comment générer la mire. Ils sont représentés sur la figure IV-3a.

Après une première étape, dans laquelle toutes les variables sont définies et chargées avec les valeurs initiales, le programme lit l'état des deux bits RA2 et RA3. Et comme ces derniers sont toujours à 0, le programme se branchera sur le bloc de la mire barres.


Le programme commence par la génération des impulsions de pré-égalisation, puis la synchronisation verticale (trame), suivies par les impulsions de post-égalisation, Ensuite le choix de la trame pair ou impaire car nous utilisons le balayage entrelacé pour la mire barres comme le représente la figure IV-3b.

Le programme produit 3 ou 4 traits horizontaux sans la vidéo, selon la trame, afin de compenser les différences de temps dans le modèle entrelacé.

Après avoir produit la synchronisation horizontale et le temps du palier arrière, le signal vidéo qui correspond à la mire est généré à travers les lignes RVB.

Lors de la production du signal barres couleur, il y a huit barres ainsi le temps visuel utilisable est divisé en huit intervalles égaux, comme le montre la figure suivante :

<b>Bleu</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>0</b>
<b>Rouge</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>
<b>Vert</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>1</b>	<b>0</b>	<b>0</b>	<b>0</b>	<b>0</b>

white   yellow   cyan   green   magenta   red   blue   black

Pour finir avec le bloc vidéo, après que chaque trame est accomplie, le programme reste sans changement, et ce dernier continu à tourner dans le même bloc.

**Remarque :** Le temps visuel est le temps où l'information produite est efficacement montrée sur l'écran de TV. Ainsi nous avons 52  $\mu$ s pour montrer la vidéo.

**IV-2-b : Calcul du temps à l'intérieur du programme**

Dans le microcontrôleur :

Une instruction est exécutée en un cycle. On utilise un oscillateur de 10MHz.

Un cycle d'instruction a besoin de quatre cycles d'oscillateur.

Calcul de la période d'un cycle d'instruction :

$$T_{\text{osc}} = 1/f_{\text{osc}}$$

$$T_{\text{ins}} = T_{\text{osc}} \times 4$$

$$T_{\text{ins}} = 1/10\text{MHz} \times 4 = 0,4 \mu\text{S}.$$

Si 1 cycle d'instruction dure 0,4 usec, alors nous devons compter 12cycles pour obtenir les impulsions de synchronisation horizontale :

$$12 \times 0,4 \text{ usec} = 4,8 \text{ usec}.$$

Calcul des cycles requis pour un trait horizontal complet, 160 cycles d'instruction:

$$160 \times 0,4 \text{ usec} = 64 \text{ usec}..$$

Organigramme du programme

Organigramme du bloc de la mire




Figure 16: «Organigramme du programme et du bloc de la mire »

Le balayage entrelacé




Figure 17 : « Signaux de synchronisation Trame 625 lignes »

**IV-3 : Générateur de la vidéo composite (Encodeur RVB)**

Après la génération des quatre signaux R, V, B et la synchronisation vidéo, nous aurons besoin d'un mélangeur pour obtenir un signal vidéo pratique composite. Pour ça on a utilisé un circuit intégré, conçu par MOTOROLA, qui est le MC1377. Il joue deux rôles, mélangeur et générateur, et il dispose :

- De 4 entrées de signal, une pour la synchronisation et les trois autres pour les signaux R, V et B.
- De RVB qui génère la luminance (Y).
- D'un circuit oscillateur qui génère la sous-porteuse couleur.
- De génération des signaux B-Y et R-Y avec l'alternance de phase requise par le système PAL.
- De signaux BY et RY qui génèrent la chrominance (C).
- D'un mélangeur de la luminance (Y) et la chrominance (C) pour avoir la vidéo composite.

Pour qu'il fonctionne l'encodeur RVB le MC1377 exige quelques composants externes qui sont : les condensateurs, les résistances, les commutateurs et le quartz. Comme c'est montré dans la figure suivante :




Figure 18 : « Brochage de MC1377 avec les composants du circuit »

**NB :** Les quatre broches 2, 3, 4 et 5 sont des entrées, respectivement pour la synchronisation, R, V et B.

**IV-3-1 : Les signaux R, V et B**

Après avoir été générés par le PIC, les trois signaux R, V et B de forme carré et d'un niveau entre 2,2V et 4,4V, se dirigent directement vers l'encodeur en passant par les résistances de protection R01, R02, R03(3K9) et les résistances R05, R06, R07 (1K) qui sont placées à la masse. Les entrées 3, 4 et 5, respectivement pour R, V et B sont liées par les condensateurs C05, C06 et C07 de 10uf aux sorties R V B du microcontrôleur pour empêcher l'inclinaison des fronts verticaux.

Les formes et les niveaux des signaux R, V et B sont représentés sur la figure 17.




Figure 19:« Niveaux et formes des signaux R, V et B »

A l'intérieur du circuit, les trois signaux R, V et B passent dans une matrice pour produire les signaux B-Y, R-Y et la luminance (-Y).

**IV-3-2 : Le signal de la luminance**

L'information de la luminance  $-Y$  sera retardée de 400ns, puis sortira à travers la broche 6, dont le niveau du signal est entre 4,3V et 5,2V. Elle sera contrôlée par le commutateur S2, elle passe par le circuit composé de R09, R08 (1K) et C02 (100 $\mu$ F /16V) vers la broche 8, dont le niveau du signal sera entre 2,6V et 2,1V, comme c'est représenté sur la figure 18




Figure 20 : « Forme et niveau de la luminance entre les broches 6 et 8 »

**IV-3-3 : Les signaux B-Y et R-Y**

Les signaux de sortie R-Y et B-Y de la matrice interne du MC 1377 sont modulés en amplitude sur une sous porteuse de 4,43 MHz. La salve de couleur est incluse pour produire la chrominance.

Le MC 1377 contient deux doubles mélangeurs équilibrés, qui effectuent la même opération.

Le mélangeur de B-Y module directement la sous porteuse de couleur ( $0^\circ$ ), le mélangeur de R-Y reçoit une sous porteuse avec un déphasage de  $90^\circ$ .

Des opérations d'addition sont alors effectuées sur les deux signaux pour qu'ils soient compatibles aux systèmes PAL ou NTSC.

En mode PAL, les circuits de commande de PAL/ NTSC permettent une salve inversée de 4,43 MHz qui sera ajoutée aux signaux R-Y et B-Y également pour produire les caractéristiques du PAL 225°/135°.

L'information R-Y sera envoyée au bloc commutateur PAL 0/180° pour être commutée alternativement de 180° à 0° de sa position originale puis elle sera additionnée à l'information de B-Y pour avoir l'information de chrominance qui sera amplifiée, puis la faire sortir par la borne 13.

Les deux signaux R-Y et B-Y, dérivés de la sortie de la matrice seront ajoutés aux clamps de niveau du noir conduit par les impulsions de la synchronisation, pour les faire sortir, respectivement par les broches 11 et 12. Ces dernières sont reliées directement à la masse par les condensateurs de découplage C12 et C13 de 0,1µF.

#### **VI-3-4 : La sous porteuse de couleur**

La sous porteuse de couleur est générée par un oscillateur intégré piloté par un quartz X2 de 4,43 MHz, associé aux condensateurs CV1 (5-45p) qui est variable, C16 (18pF) placés en parallèle, C14 et C17. Leur rôle est de filtrer le signal des parasites.

Cet oscillateur est accessible dans l'encodeur par les broches 17 et 18.

#### **VI-3-5 : Signal de synchronisation**

Après la génération par le PIC, le signal de synchronisation, il est dirigé directement vers la broche 2 de l'encodeur RVB. À l'intérieur le signal de synchronisation exécutera trois fonctions importantes :

- ❖ il fournit l'horloge pour la synchronisation dans la sortie finale : vidéo composite à la sortie de la broche 9 de l'encodeur RVB.
- ❖ Il conduit les clamps du niveau noir dans les modulateurs et l'amplificateur de sortie.
- ❖ Il déclenche le générateur de rampe à la borne 1, qui produit le signal de salve et la commutation de phase de PAL.

#### **REMARQUE :**

**Le clamp :** est un signal constitué d'impulsions sur le palier arrière de suppression ligne, destiné à marquer l'instant durant lesquels les signaux vidéo sont à leur niveau de référence de noir.

Pour qu'il puisse exécuter correctement ses fonctions, le signal de synchronisation doit suivre les conditions importantes, qui sont :

- ❖ Le niveau de tension entre les impulsions de synchronisation doit être entre 1,7V et 8,2V.
- ❖ Le niveau de tension pour les durées de synchronisation doit être entre +0,9 et -0,5V.
- ❖ La largeur de l'impulsion de synchronisation ne devrait pas être plus que 5,2µS et pas sous 2,5µS.




Figure 21 : « Niveau de la synchronisation à la broche 2 »

#### IV-3-6 : la salve

La tension d'alimentation (12V continue) appliquée à la broche 14 de l'encodeur sera régulée à l'intérieur par un régulateur à 8,2V, qui polarise la plupart des circuits internes. Cette tension, sort de la broche 16 pour donner (VB) une tension de référence. Cette broche est reliée à la broche 1 par un circuit composé de R10 de 68K, R11 de 82K placées en parallèle et le condensateur C04(1500pF) de découplage, placé à la masse pour déterminer la présence du signal de salve dans la vidéo de sortie.

### IV-3-7 : Signal de chrominance

La chrominance générée par la broche 13 est dirigée vers la broche 10 en passant par la commande du commutateur S3, et le circuit d'accouplement composant de R13 de 2k2, R12 de 10k et un condensateur C09 de 0,01uf, qui est circuit passe bande pour limiter la largeur de bande de la chrominance à approximativement  $\pm 0,5\text{MHz}$ . Comme il réduit le niveau du signal à 4V, après qu'il était à 10V. Comme c'est montré dans la figure 20 .




Figure 22 :

« Niveau du signal de chrominance entre les broches 10 et 13 »

### VI-3-8 : La vidéo composite

Le clamp de niveau du noir conduit par le signal de la synchronisation, la luminance venue de la broche 8 et la chrominance de la broche 10 seront mélangées puis amplifiées dans le mélangeur/amplificateur de sortie, qui contient deux sorties de signaux : Un pour faire sortir la vidéo clamp à travers la broche 7, et l'autre pour la vidéo composite d'une impédance de  $50\Omega$ , qui sera produite à partir de la broche 9.

#### Remarque :

Le système PAL norme B utilise la modulation négative, pour ça, le signal de la vidéo composite doit être comme il est montré dans la figure (23) :




Figure 23 :  
«Forme grossière du signal vidéo composite généré à partir de la broche 9»

**IV-4 : L'étage de sortie vidéo**

La sortie du signal vidéo composite correspond à la broche 9 de l'encodeur RVB , le MC 1377 est branché à la base du transistor Q1 (BF494) à travers une résistance de polarisation R14 de 4,7K. Ce transistor à collecteur commun (NPN), a pour rôle d'assurer l'adaptation d'impédance à l'entrée vidéo de la Télévision.




Figure 24 : « Branchage de l'encodeur RVB à l'étage de sortie »

Le niveau du signal vidéo composite sortant de la broche 9 de l'encodeur RVB varie entre 3V et 5V, comme le montre la figure suivante :




Figure 25:« Niveau du signal vidéo composite à la sortie de la broche 9 »

Pour assurer que le transistor est en commutation, on doit calculer la tension  $V_{be}$  entre les niveaux 3V et 5,5V.

$$R_{14} = 4,5 \text{ K} = 4700\Omega.$$

$$R_{15} = 2,7 \text{ K} = 2700\Omega.$$

$$\beta = 100$$

**Pour : U= 3V.**

$$V_{s \text{ out}} = R_{14} i_b + V_{BE} + R_{15} i_e.$$

$$= R_{14} i_b + V_{BE} + R_{15} \beta i_b$$

$$= (R_{14} + \beta R_{15}) i_b + V_{BE}$$

or,  $V_{BE} = 0,7V.$

$$D'ou i_b = 8,37\mu A.$$

$$Donc V_{s \text{ out}} = \beta R_{15} i_b = 2,25V.$$

**Pour U = 5,5V.**

$$V_s \text{ out} = R_{14} i_b + V_{BE} + R_{15} i_e$$

$$= R_{14} + \beta R_{15} i_b + V_{BE}$$

$$V_{BE} = 0,7V.$$

$$I_b = 17,4 \mu s.$$

$$V_s \text{ out} = \beta R_{15} i_b = 4,71V.$$

De plus, le montage collecteur commun nous permet d'avoir une impédance d'entrée élevée et une impédance de sortie faible permettant l'adaptation avec l'entrée du téléviseur.

**V-L'interface avec le téléviseur**

Le signal sortant par l'émetteur du transistor Q1, passe directement à l'entrée vidéo du téléviseur par une fiche péritel ou une fiche RCA.

**Définition de la péritel**

La péritel est le raccourci de péritelévision. Désigne la prise par laquelle on peut connecter des périphériques à la télévision (lecteur DVD, magnétoscope etc..). La prise péritel pouvait autrefois faire de la télévision le moniteur d'un ordinateur.

Comme le montre la figure V., à défaut d'entrée vidéo composite sur le téléviseur, la broche 20 de la prise péritelévision peut être utilisée à cette fin.




Figure 26 : « Schéma synoptique d'une prise péritel »


Définition du câble RCA

Un câble RCA est un connecteur électrique utilisé dans le domaine audio/vidéo. Chaque extrémité possède un connecteur mâle.



**Remarque :** Dans notre montage on a utilisé un câble RCAe vidéo IN.

VI-Schéma de principe du générateur de mires



**VII-Conclusion**

L'utilisation du microcontrôleur (PIC 16F84) et l'encodeur (MC1377) dans la génération des signaux vidéo composites nous a réduit au maximum le schéma ainsi que le nombre de composant utilisés, ce qui nous a fait gagner beaucoup d'espace dans la circuiterie, et permet de se baser sur l'aspect programmation qui est plus rapide et efficace que l'aspect physique utilisé dans les circuits classiques, et il faut jamais négliger l'un de ces aspects car chacun a son importance.

# Chapitre III : Etude de Pic 16F84 et sa Programmation.

---

## **Première partie : Etude de PIC 16F84**

### **I- Introduction**

On a considéré le microcontrôleur (PIC 16F84) comme partie essentielle de notre réalisation pratique de ce générateur de mires, vu que on le retrouve dans tous les matériaux que nous utilisons quotidiennement, ordinateur, téléviseur, machine à laver, souris...

Ces petits composants sont dotés d'une logique programmable et ils sont parfois dotés de fonctions supplémentaires telles qu'horloge de temps réel, comptage rapide, convertisseur analogique numérique etc....Donc leurs propriétés ne se limitent pas à offrir un certain nombre d'entrées sorties logiques.

### **II-Définition d'un PIC**

Un pic est un microcontrôleur de chez « Microchip » qui traite l'information de type microprocesseur à lequel qu'on ajoute des composants pour réaliser des montages . Ses Principales caractéristiques sont :

- **Séparation des mémoires de programme et de données (architecture Harvard)**  
On obtient ainsi une meilleure bande passante et des instructions et des données pas forcément codées sur 8 bits.
- **Communication avec l'extérieur par des ports** : il ne possède pas de bus d'adresses, de bus de données et de bus de contrôle comme la plupart des microprocesseurs.
- **Utilisation d'un jeu d'instructions réduit d'où le nom de son architecture** : RISC (Reduced Instructions Set Construction). Les instructions sont ainsi codées sur un nombre réduit de bits, ce qui accélère l'exécution (1 cycle machine par instruction sauf pour les sauts qui requièrent 2 cycles). En revanche, leur nombre limité oblige à se restreindre à des instructions basiques, contrairement aux systèmes d'architecture CISC (Complex Instructions Set Construction) qui proposent plus d'instructions donc codées sur plus de bits mais réalisant des traitements plus complexes.


#### **II-1 : Les différentes familles des PICs**

Il existe trois familles des PICs :

- ✓ La famille **Base-Line**, qui utilise des instructions codées sur 12 bits.
- ✓ La famille **Mid-line**, qui utilise des instructions codées sur 14 bits.
- ✓ La famille **High-End**, qui utilise instructions codées sur 16 bits.

**II-2 :Identification d’un PIC**

Pour identifier un pic, on se base sur sa référence « xx(L) XXyy -zz », comme suit :



Une dernière indication que vous trouverez est le type de boîtier.

**NB :** Nous utilisons un pic 16F84-10 (16 : Mid-line, F : FLASH, 84 : type,-10 : quartz à 10 MHZ au maximum).

**Remarque :** Les pics sont des composants statiques, c’est à dire que la fréquence d’horloge peut être abaissé jusqu’à l’arrêt complet sans perte de données et sans provoquer un dysfonctionnement dans le PIC. Ceci par opposition aux composants dynamiques, donc la fréquence d’horloge doit rester dans des limites précises

**II-3 : Les points communs entres les Pics**

Les distinctions des microcontrôleurs 16F XX partagent un certain nombre de points communs, et on trouve :

**II-3-1 : L’alimentation**

Tous les boîtiers disposent de deux pattes d’alimentation qui sont repérées par la broche (5) VSS et la broche (14) VDD qui servent à alimenter le circuit.

**II-3-2 : L’horloge**

Deux pattes d’horloge sont disponibles sur le boîtier qui sont la broche (16) pour OSC1 et a broche (15) pour OSC2.

**II-3-3 : Le circuit RESET**

Il dispose d’une seule patte de RESET « MCLR ».

**III-PIC 16F84**

C'est le composant qu'on a utilisé dans la réalisation de ce générateur de mires, Il s'agit d'un microcontrôleur de 8 bits à 18 pattes.

**III-1 : Principales caractéristiques**

- ✓ 35 instructions.
- ✓ instructions codées sur 14 bits.
- ✓ données sur 8 bits.
- ✓ 1 cycle machine par instruction, sauf pour les sauts (2 cycles machines).
- ✓ vitesse maximale 10 MHz soit une instruction en 400 ns (1 cycle machine = 4 cycles d'horloge).
- ✓ 4 sources d'interruption.
- ✓ 1000 cycles d'effacement / écriture pour la mémoire flash, 10.000.000 pour la mémoire de donnée EEPROM.

**III-2 : Brochage et Fonction des pattes**

La Figure suivante montre le brochage du circuit :




Figure 27 : « Brochage du PIC 16F84 »

Les fonctions des pattes sont :

- $V_{SS}$ ,  $V_{DD}$  : Alimentation.
- OSC1, 2 : Horloge.
- RA0-RA4 : Port A.
- RB0-RB7 : Port B.
- Choix du mode :  
 Programmation : 12V - 14V.  
 Exécution : 4.5V - 5.5V.
- T0CKI : Entrée de comptage.
- INT : Entrée d'interruption.
- T0CKI : Entrée de comptage.
- MCLR : Reset : 0V.

**IV - La structure interne du PIC :** Le PIC est constitué des éléments suivants :

- ✓ un système d'initialisation à la mise sous tension (power-up timer,...).
- ✓ un système de génération d'horloge à partir du quartz externe (timing génération).
- ✓ une unité arithmétique et logique (ALU).
- ✓ une mémoire flash de programme de 1K mots de 14 bits.
- ✓ un compteur de programme (program counter) et une pile (stack).
- ✓ un bus spécifique pour le programme (program bus).
- ✓ un registre contenant le code de l'instruction à exécuter.
- ✓ un bus spécifique pour les données (data bus).
- ✓ une mémoire RAM contenant les SFR et 68 octets de données.
- ✓ une mémoire EEPROM de 64 octets de données.
- ✓ 2 ports d'entrées/sorties.
- ✓ un compteur (timer).
- ✓ un chien de garde (watchdog).




Figure 28: « Structure interne du PIC 16F84 »

**V- Organisation de la mémoire du PIC**

La mémoire du PIC 16F84 est subdivisée en deux parties : la mémoire de programme et la mémoire de données. La structure Harvard des PICs fournit un accès séparé à chacune de mémoire. Ainsi, un accès aux deux mémoires est possible pendant le même cycle machine

**V-1 : Mémoire de programme :** la mémoire de programme est une mémoire qui contient le programme à exécuter. Elle contient 1k "mots" de 14 bits dans le cas du PIC 16F84, En effet, il nous faut 2 octets pour coder un mot de 14 bits. Ceci explique également pourquoi, lorsqu'on lit un PIC vierge, on va lire des 0x3FFF. Cela donne en binaire B'11111111111111', soit 14 bits. L'adresse 0000h contient le vecteur du reset, l'adresse 0004h l'unique vecteur d'interruption du PIC. La pile contient 8 valeurs. Comme le compteur de programme, elle n'a pas d'adresse dans la plage de mémoire. Ce sont des zones réservées par le système.

La figure suivante nous montre l'organisation de la mémoire programme et la pile :




Figure 29 : « Organisation de la mémoire programme et la pile »

**V-2 : Mémoire de données**

Elle se décompose en deux parties de RAM et une zone EEPROM. La première contient les SFRs (Special Function Registers) qui permettent de contrôler les opérations sur le circuit. La seconde contient des registres généraux, libres pour l'utilisateur, et la mémoire

EEPROM (Electricial Erasable Programmable Read Only Memory) qui contient 64 octets.

Comme le montre la figure suivante :




Figure 30 : « Organisation de la mémoire de donnée »

**V-2-1 : Les registres généraux**

Ils sont accessibles soit directement ; soit indirectement à travers les registres FSR et INDF .

**V-2-2 : Les registres spéciaux- SFRs**

Ils permettent la gestion du circuit. Certains ont une fonction générale, d'autres une fonction spécifique attachée à un périphérique donné. La Figure V-3 donne la fonction de chacun des bits de ces registres. Ils sont situés de l'adresse 00h à l'adresse 0Bh dans la banque 0 et de l'adresse 80h à l'adresse 8Bh dans la banque 1. Les registres 07h et 87h n'existent pas.

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on Reset	Value on all other resets (Note 3)
Bank 0											
00h	INDF	Uses contents of FSR to address data memory (not a physical register)								---- --	---- --
01h	TMR0	8-bit real-time clock/counter								xxxx xxxx	uuuu uuuu
02h	PCL	Low order 8 bits of the Program Counter (PC)								0000 0000	0000 0000
03h	STATUS <sup>(2)</sup>	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C	0001 1xxx	000q guuu
04h	FSR	Indirect data memory address pointer 0								xxxx xxxx	uuuu uuuu
05h	PORTA	--	--	--	RA4/T0CKI	RA3	RA2	RA1	RA0	---x xxxx	---u uuuu
06h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/INT	xxxx xxxx	uuuu uuuu
07h		Unimplemented location, read as '0'								---- --	---- --
08h	EEDATA	EEPROM data register								xxxx xxxx	uuuu uuuu
09h	EEADR	EEPROM address register								xxxx xxxx	uuuu uuuu
0Ah	PCLATH	--	--	--	Write buffer for upper 5 bits of the PC <sup>(1)</sup>				---0 0000	---0 0000	
0Bh	INTCON	GIE	EEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000u
Bank 1											
80h	INDF	Uses contents of FSR to address data memory (not a physical register)								---- --	---- --
81h	OPTION_REG	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
82h	PCL	Low order 8 bits of Program Counter (PC)								0000 0000	0000 0000
83h	STATUS <sup>(2)</sup>	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C	0001 1xxx	000q guuu
84h	FSR	Indirect data memory address pointer 0								xxxx xxxx	uuuu uuuu
85h	TRISA	--	--	--	PORTA data direction register				---1 1111	---1 1111	
86h	TRISB	PORTB data direction register								1111 1111	1111 1111
87h		Unimplemented location, read as '0'								---- --	---- --
88h	EECON1	--	--	--	EEIF	WRERR	WREN	WR	RD	---0 x000	---0 q000
89h	EECON2	EEPROM control register 2 (not a physical register)								---- --	---- --
0Ah	PCLATH	--	--	--	Write buffer for upper 5 bits of the PC <sup>(1)</sup>				---0 0000	---0 0000	
0Bh	INTCON	GIE	EEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000u

Legend: x = unknown, u = unchanged, - = unimplemented read as '0', q = value depends on condition.

Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a slave register for PC<12:8>. The contents of PCLATH can be transferred to the upper byte of the program counter, but the contents of PC<12:8> is never transferred to PCLATH.

2: The  $\overline{TO}$  and  $\overline{PD}$  status bits in the STATUS register are not affected by a  $\overline{MCLR}$  reset.

3: Other (non power-up) resets include: external reset through  $\overline{MCLR}$  and the Watchdog Timer Reset.

Figure 31 : « Description des SFRs »

Remarques :

➤ L'indication « mapped in bank 0) nous indique qu'accéder à ces 68 octets depuis La banque 0 où la banque 1 en fait l'accès à la même case mémoire. Vous remarquerez enfin que certains registres sont identiques dans les 2 banques (FSR par exemple), cela signifie qu'y accéder depuis la banque 0 ou 1 ne fait pas de différence.

- Chaque registre provoque un fonctionnement spécial du PIC ou la mise en service d'une fonction particulière.
- La banque 0 utilise les adresses de 0x00 à 0x7F, la banque 1 allant de 0x80 à 0Xff.
- Les zones en grisé sont des emplacements non utilisés (et non utilisables).
- l'emplacement 0x00 est un emplacement auquel on ne peut pas accéder.
- Pour la grande majorité des registres, chaque bit a une fonction spéciale.

**V-2-2-a : Fonction des registres spéciaux**

**INDF (00h - 80h) :** Utilise le contenu de FSR pour l'accès indirect à la mémoire.

**TMR0 (01h) :** Registre lié au compteur.

**PCL (02h - 82h) :** Contient les poids faibles du compteur de programmes (PC). Le registre.

**PCLATH (0Ah-8Ah)** contient les poids forts.

**STATUS (03h - 83h) :** Il contient l'état de l'unité arithmétique et logique ainsi que les bits de sélection des banques (figure 31).

**FSR (04h - 84h) :** Permet l'adressage indirect.

**PORTA (05h) :** Donne accès en lecture ou écriture au port A, 5 bits. Les sorties sont à drain ouvert. Le bit 4 peut être utilisé en entrée de comptage.

**PORTB (06h) :** Donne accès en lecture ou écriture au port B. Les sorties sont à drain ouvert. Le bit 0 peut être utilisé en entrée d'interruption.

**EEDATA (08h) :** Permet l'accès aux données dans la mémoire EEPROM.

**EEADR (09h) :** Permet l'accès aux adresses de la mémoire EEPROM.

**PCLATCH (0Ah - 8Ah) :** Donne accès en écriture aux bits de poids forts du compteur de programme.

**INTCON (0Bh - 8Bh) :** Masque d'interruptions.

**OPTION\_REG (81h) :** Contient des bits de configuration pour divers périphériques (figure 32).

**TRISA (85h) :** Indique la direction (entrée ou sortie) du port A.

**TRISB (86h) :** Indique la direction (entrée ou sortie) du port B.

**EECON1 (88h) :** Permet le contrôle d'accès à la mémoire EEPROM.

**EECON2 (89h) :** Permet le contrôle d'accès à la mémoire EEPROM.




Figure 32 : « Registre d'état du PIC – STATUS »




Figure 33 :«Registre de configuration de périphériques – OPTION REG »

### V-2-3 : Mémoire EEPROM

Le PIC possède une zone EEPROM de 64 octets accessibles en lecture et en écriture par le programme. On peut y sauvegarder des valeurs, qui seront conservées même si l'alimentation est éteinte, et les récupérer lors de la mise sous tension. Leur accès est spécifique et requiert l'utilisation de registres dédiés. La lecture et l'écriture ne peut s'exécuter que selon des séquences particulières.

### VI - Accès a la mémoire EEPROM

**VI-1 : Registres utilisés** : Quatre registres sont utilisés pour l'accès à la mémoire EEPROM du PIC :

- EEDATA contient la donnée.
- EEADR contient l'adresse.

- EECON2 joue un rôle spécifique lors de l'écriture.
- EECON1 est le registre de contrôle de l'accès à l'EEPROM. Cinq bits permettent cet accès :
  - ❖ RD et WR initient la lecture ou l'écriture. Ils sont mis à 1 par le programme pour initier l'accès et mis à zéro par le système à la fin de l'accès.
  - ❖ WREN autorise (1) ou non (0) l'accès en écriture.
  - ❖ WRERR est mis à 1 par le système quand une opération d'écriture est interrompue par MCLR, reset ou le chien de garde.
  - ❖ EEIF est un drapeau d'interruption signalant la fin de l'écriture physique dans la mémoire EEPROM. Il doit être mis à 0 par le programme. Comme le montre la figure suivante :




Figure 34 : « Registre EECON1 »

**VI-2 : Mode lecture**

Pour lire une donnée dans la mémoire EEPROM, il faut mettre l'adresse dans EEADR et positionner RD à 1. La valeur lue est alors disponible dans EEDATA au cycle machine suivant. Le programme ci-dessous donne un exemple de lecture dans la mémoire EEPROM.

```
BCF    STATUS, RP0      ; Accès a la banque 0
MOVLW CONFIG_ADDR    ;
MOVWF EEADR          ; Lecture de l'adresse
BSF    STATUS, RP0      ; Accès a la banque 1
BSF    EECON1, RD      ; Lecture de EE
BCF    STATUS, RP0      ; Accès a la banque 0
MOVF   EEDATA, W       ; W=EEDATA
```

**VI-3 : Mode écriture**

Pour écrire une donnée dans la mémoire EEPROM, il faut d'abord mettre l'adresse dans EEADR et la donnée dans EEDATA. Un cycle bien spécifique doit ensuite être respecté pour que l'écriture ait lieu. L'exemple suivant donne le cycle :

```
BSF    STATUS, RP0      ; Accès a la banque 1
BCF    INICON, GIE     ;
BSF    EECON, WREN     ;
MOVLW 55h             ;
MOVWF EECON2         ; Ecriture de 55h
MOVLW AAh             ;
MOVWF EECON2         ; Ecriture de 55h
BSF    EECON1, WR     ;
                                     ; Fin d'écriture
BSF    INICON, GIE
```

**VII : Organisation des instructions**

Les PICs sont conçus selon une architecture RISC. Programmer avec un nombre d'instructions réduit permet de limiter la taille de leur codage et donc de la place mémoire et du temps d'exécution.

**VII-1 : Format général :**




Figure 35 : « Format général d’une instruction »

**VII-2 : Les types d’instructions**

Nous constaterons qu’il existe 4 types d’instructions et toutes les instructions sont codées sur 14 bits

**VII-2-1 : Les instructions orientées « octets »**

Ce sont des instructions qui manipulent les données sous forme d’octets. Elles sont codées de la manière suivante :

- 6 bits pour l’instruction : car comme il y a 35 instructions, il faut donc 6 bits pour pouvoir les coder toutes.
- 1 bit (d) pour indiquer si le résultat obtenu doit être conservé dans le registre de travail de l’unité de calcul (W pour work) ou sauvé dans l’opérande (F pour file).
- 7 bits restants pour encoder l’opérande (File).

Mais le problème qui se pose, 7 bits ne donne pas accès à la mémoire RAM totale. La solution est de remplacer le bit manquant, donc à ce stade le bit RP0 du registre STATUS qui intervient pour prendre la place du bit manquant.

### **VII-2-2 : Les instructions « orientées bits »**

Ce sont des instructions destinées à manipuler directement des bits d'un registre particulier. Elles sont codées de la manière suivante :

- 4 bits pour l'instruction (dans l'espace resté libre par les instructions précédentes).
- 3 bits pour indiquer le numéro du bit à manipuler (bit 0 à 7 possible)
- 7 bits pour indiquer l'opérande.

### **VII-2-3 : Les instructions générales**

Ces instructions manipulent directement les données qui sont codées dans l'instruction. Elles sont codées de la manière suivante :

- 6 bits pour coder l'instruction.
- Elle est suivie d'une valeur immédiate codée sur 8 bits.

### **VII-2-4 : Les sauts et appels de sous-routines**

Ce sont des instructions qui provoquent une rupture dans la séquence de déroulement du programme. Elles sont codées de la manière suivante :

- Les instructions sont codées sur 3 bits.
- La destination codée sur 11 bits.

### **Remarque :**

Le registre de travail W joue un rôle particulier dans un grand nombre d'instructions.

### **VII-3 : Les instructions du PIC 16F84 : (voir le tableau 1)**

<b>Instruction</b>	<b>Description</b>
<b>Addlw k</b>	Ajoute une constante k à w. résultat dans w
<b>Addwf f, d</b>	Ajoute w à f résultat dans w si d=0 ou dans f si d=1.
<b>Andwf f, d :</b>	Effectue un et entre w et f. résultat dans w si d=0 ou dans f si d=1
<b>Bsf f, b</b>	Fait passer le bit b de f à 1.
<b>Btfsc f, b</b>	Teste le bit b de f. incrémente pc si b=0.
<b>Btfss f, b</b>	Teste le bit b de f. incrémente pc si b=1.
<b>Call k</b>	Empile PC et affecte PC de l'adresse d'une sous programme.
<b>Clrf f</b>	Place le zéro dans f.
<b>Clrw</b>	Place le zéro dans w et fait passer Z à 1.
<b>Clrwdt</b>	Initialise le trimer du chien de garde.
<b>Comf f, d</b>	Complémente f à 1. résultat dans w si d=0 ou dans f si d=1
<b>Decf f</b>	Décrément f. Résultat dans w si d=0 ou dans f si d=1.
<b>Decfsz f, d</b>	Décrémente f, si f=0, incrémente pc. Résultat dans w ou dans f.
<b>Goto k</b>	Charge une adresse dans pc (adresse k).
<b>Incf f, d</b>	Incrémente f.
<b>Incfesz f, d</b>	Incrémente f. résultat dans w si d=0 ou dans F si d=1.
<b>Iorlw k</b>	Effectue un OU inclusif entre une constante et W
<b>Iorwf f, d</b>	Effectue un ou entre w et f. résultat w si d=0 ou dans f si =1.
<b>MovF f, d</b>	Si d=0, écrit f dans W, si non réécrit f dans f.
<b>Movlw k</b>	Charge une constante k dans W.
<b>Movwf f:</b>	Stock W vers f.
<b>Nop</b>	Ne fait rien en gaspillant une période d'horloge
<b>Retfie</b>	Déplie PC pour retour d'une interruption .
<b>Retlw k</b>	Déplie PC pour retour d'un sous programme et place la constante k dans W
<b>Return</b>	Déplie PC pour retour d'un sous programme.
<b>Rlf f, d</b>	Effectue une rotation de bits à gauche à travers carry
<b>Rrf f, d</b>	Effectue une rotation de bit à droite à travers carry
<b>Sleep</b>	Fait passer le pic en mode veille
<b>Sublw k</b>	Soustrait W de d'une constante k.
<b>Subwf f, d</b>	Soustrait w de f résultat dans w si (d=0) ou dans F (d=1).
<b>Swapf f, d</b>	Permute les deux quartets de f et d résultat dans w (D=0) ou dans (d=1)

<b>Xorlw k</b>	Ou exclusif entre une constante k et w résultat dans W.
<b>Xorwf f, d</b>	Ou exclusif entre w et f résultat dans w si d=0 ou dans f si d=1

**VII-4 : Liste des instructions et leurs détails :** (voir le tableau2)

Mnemonic, Operands	Description	Cycles	14-Bit Opcode		Status Affected	Notes
			MSb	LSb		
<b>BYTE-ORIENTED FILE REGISTER OPERATIONS</b>						
ADDWF f, d	Add W and f	1	00	0111 dfff ffff	C,DC,Z	1,2
ANDWF f, d	AND W with f	1	00	0101 dfff ffff	Z	1,2
CLRF f	Clear f	1	00	0001 1fff ffff	Z	2
CLRWF -	Clear W	1	00	0001 0xxx xxxx	Z	
COMF f, d	Complement f	1	00	1001 dfff ffff	Z	1,2
DECf f, d	Decrement f	1	00	0011 dfff ffff	Z	1,2
DECFSZ f, d	Decrement f, Skip if 0	1(2)	00	1011 dfff ffff		1,2,3
INCF f, d	Increment f	1	00	1010 dfff ffff	Z	1,2
INCFSZ f, d	Increment f, Skip if 0	1(2)	00	1111 dfff ffff		1,2,3
IORWF f, d	Inclusive OR W with f	1	00	0100 dfff ffff	Z	1,2
MOVF f, d	Move f	1	00	1000 dfff ffff	Z	1,2
MOVWF f	Move W to f	1	00	0000 1fff ffff		
NOP -	No Operation	1	00	0000 0xxx0 0000		
RLF f, d	Rotate Left f through Carry	1	00	1101 dfff ffff	C	1,2
RRF f, d	Rotate Right f through Carry	1	00	1100 dfff ffff	C	1,2
SUBWF f, d	Subtract W from f	1	00	0010 dfff ffff	C,DC,Z	1,2
SWAPF f, d	Swap nibbles in f	1	00	1110 dfff ffff		1,2
XORWF f, d	Exclusive OR W with f	1	00	0110 dfff ffff	Z	1,2
<b>BIT-ORIENTED FILE REGISTER OPERATIONS</b>						
BCF f, b	Bit Clear f	1	01	00bb bfff ffff		1,2
BSF f, b	Bit Set f	1	01	01bb bfff ffff		1,2
BTFSC f, b	Bit Test f, Skip if Clear	1(2)	01	10bb bfff ffff		3
BTFSS f, b	Bit Test f, Skip if Set	1(2)	01	11bb bfff ffff		3
<b>LITERAL AND CONTROL OPERATIONS</b>						
ADDLW k	Add literal and W	1	11	111x kkkk kkkk	C,DC,Z	
ANDLW k	AND literal with W	1	11	1001 kkkk kkkk	Z	
CALL k	Call subroutine	2	10	0kkk kkkk kkkk		
CLRWDT -	Clear Watchdog Timer	1	00	0000 0110 0100	TO,PD	
GOTO k	Go to address	2	10	1kkk kkkk kkkk		
IORLW k	Inclusive OR literal with W	1	11	1000 kkkk kkkk	Z	
MOVLW k	Move literal to W	1	11	00xx kkkk kkkk		
RETFIE -	Return from interrupt	2	00	0000 0000 1001		
RETLW k	Return with literal in W	2	11	01xx kkkk kkkk		
RETURN -	Return from Subroutine	2	00	0000 0000 1000		
SLEEP -	Go into standby mode	1	00	0000 0110 0011	TO,PD	
SUBLW k	Subtract W from literal	1	11	110x kkkk kkkk	C,DC,Z	
XORLW k	Exclusive OR literal with W	1	11	1010 kkkk kkkk	Z	

Tableau2 : « Les instructions et leurs détails »

**VIII - Les indicateurs d'état**

Ces indicateurs sont indispensables pour la programmation. Ils sont tous des bits du registre STATUS.

**VIII-1 : l'indicateur d'état « Z »**

C'est l'indicateur Zéro, il fonctionne de la manière suivante :

Si le résultat d'une opération arithmétique ou logique, donne un résultat égale à 0, le flag zéro passe à 1.

**VIII-2 : L'indicateur d'état « C »**

C'est l'indicateur pour carry (report). Si le résultat d'une opération entraîne un débordement, le bit C sera positionné. Il s'agit en fait du 9eme bit de l'opération.

**Ex** : si on fait l'opération suivante on obtient :

B'11111110 (254) + B'00000011 (3) le résultat est :

B'100000001' (257) donc 9 bits.

Comme les registres du pic ne font que 8 bits, nous obtiendrons un résultat d'addition B'00000001' et C positionné à 1 (le 9<sup>ème</sup> bit).

**IX : Mode d'adressage**

On ne peut pas concevoir un programme qui ne manipule pas de données. Il existe trois grands types d'accès à une donnée ou modes d'adressages :

**IX-1 : Adressage immédiat**

La donnée est contenue dans l'instruction. Il correspond à manipuler entre les registres d'un nombre (un littéral) noté K.

**EX** : `Movlw 0xC4` ; Transfert la valeur 0xC4 dans W

**IX-2 : Adressage direct**

La donnée est contenue dans un registre. Ce dernier peut être repéré par un nom (par exemple W) ou une adresse mémoire.

Il consiste à indiquer sur 7 bits l'adresse du registre considéré. Le huitième bit RP0 du registre STATUS permet d'accéder à la plage 0 ou 1.

**Ex** : `Movf 0x2B, 0` ; Transfert dans W la valeur contenue à l'adresse 0x2B

**IX-3 : Adressage indirect**

L'adresse de la donnée est contenue dans un pointeur. Dans les PIC, un seul pointeur est disponible pour l'adressage indirect : FSR. Contenu à l'adresse 04h dans les deux banques, il est donc accessible indépendamment du numéro de banque. En utilisant l'adressage direct, on peut

écrire dans FSR l'adresse du registre à atteindre. FSR contenant 8 bits, on peut atteindre les deux banques du PIC 16F84. Pour les PIC contenant quatre banques, il faut positionner le bit IRP du registre d'état qui sert alors de 9<sup>ème</sup> bit d'adresse (Figure 35).




Figure 36 : « Adressage direct et indirect à la mémoire de données »

L'accès au registre d'adresse contenue dans FSR se fait en utilisant le registre INDF. Il se trouve à l'adresse 0 dans les deux banques. Il ne s'agit pas d'un registre physique. On peut le voir comme un autre nom de DFR, utilisé pour accéder à la donnée elle-même, FSR servent à choisir l'adresse.

```

Exemple : MOVLW    0x1A    ; Charge 1Ah dans W
             MOVWF    SFR    ; Charge W, contenant 1Ah, dans SFR
             MOVF     INDF, 0 ; Charge la valeur contenue à l'adresse 1A dans W
    
```

**X-Les ports d'entrées/sorties**

Le PIC 16F84 possède deux ports (d'entrées/sorties) appelés PORT A PORT B :

**X-1 : PORT A**

Il comporte 5 pattes d'entrée/sortie bidirectionnelles, notées RAx avec  $x = \{0, 1, 2, 3, 4\}$ . Le registre PORTA, d'adresse 05h dans la banque 0, permet d'y accéder en lecture ou en écriture. Le registre TRISA, d'adresse 85h dans la banque 1, permet de choisir le sens de chaque patte (entrée ou sortie) : un bit à 1 positionne le port en entrée, un bit à 0 positionne le port en sortie. La patte RA4 peut aussi servir d'entrée de comptage pour le timer0.

La Figure suivante donne le câblage interne d'une patte du port A :




Figure 37 : « le câblage interne d'une patte du port A »

- "Data Latch" : Mémorisation de la valeur écrite quand le port est en sortie.
- "TRIS Latch" : Mémorisation du sens (entrée ou sortie) de la patte.
- "TTL input buffer" : Buffer de lecture de la valeur du port. La lecture est Toujours réalisée sur la patte, pas à la sortie de la bascule d'écriture.
- Transistor N : En écriture : Saturé ou bloqué suivant la valeur écrite  
En lecture : bloqué.
- Transistor P : Permet d'alimenter la sortie.

**X-2 : PORT B**

Il comporte 8 pattes d'entrée/sortie bidirectionnelles, notées RBx avec  $x = \{0, 1, 2, 3, 4, 5, 6, 7\}$ .

Le registre PORTB, d'adresse 06h dans la banque 0, permet d'y accéder en lecture ou en écriture. Le registre TRISB, d'adresse 86h dans la banque 1, permet de choisir le sens de chaque patte (entrée ou sortie) : un bit à 1 positionne le port en entrée, un bit à 0 positionne le port en sortie.

Le câblage interne d'une porte du port B ressemble beaucoup à celui du port A. On peut noter la fonction particulière pilotée par le bit RBPU (OPTION\_REG.7) qui permet d'alimenter (RBPU=0) ou non (RBPU=1) les sorties.

La Figure suivante donne le câblage interne d'une patte du port B :




Figure 38 : « le câblage interne d'une patte du port B »

**Remarque :**

- Les quatre bits de poids fort (RB7-RB4) peuvent être utilisés pour déclencher une interruption sur changement d'état.
- RB0 peut aussi servir d'entrée d'interruption externe.

**XI -Les compteurs**

Les TIMERS sont des compteurs indispensables au fonctionnement d'un microcontrôleur. La PIC 16F84 A possède deux timers : un TIMER0 et un Chien de garde.

**XI-1 : Timer « utilisateur » TIMER0**

C'est le registre de 8 bits qui donne la valeur du comptage réalisé. Il est accessible en lecture et en écriture à l'adresse 01h dans la banque 0.

Il est incrémenté en permanence par l'horloge interne  $F_{osc}/4$  ou commandé par la broche TMRO/RA4 du port A.

**XI-1-a : Choix de l'horloge**

Le timer0 peut fonctionner suivant deux modes en fonction du bit T0CS (OPTION\_REG.5). En mode timer (T0CS=0), le registre TMR0 est incrémenté à chaque cycle machine (si le pré-diviseur n'est pas sélectionné). En mode compteur (T0CS=1), le registre TMR0 est incrémenté sur chaque front montant ou chaque front descendant du signal reçu sur la broche RA4/T0CKI en fonction du bit T0SE (OPTION\_REG.4). Si T0SE=0, les fronts montants sont comptés, T0SE=1, les fronts descendants sont comptés.

**XI-1-b: Pré-diviseur**

En plus des deux horloges, un pré-diviseur, partagé avec le chien de garde, est disponible. La période de l'horloge d'entrée est divisée par une valeur comprise entre 2 et 256 suivant les bits PS2, PS1 et PS0 (respectivement OPTION\_REG.2, .1 et .0) (Figure\*\* VII.3). Le bit PSA (OPTION\_REG.3) permet de choisir entre la pré-division de timer0 (PSA=0) ou du chien de garde (PSA=1) selon le tableau suivant :

PSA	PS2	PS1	PS0	/tmr0	/WD
0	0	0	0	2	1
0	0	0	1	4	1
0	0	1	0	8	1
0	0	1	1	16	1
0	1	0	0	32	1
0	1	0	1	64	1
0	1	1	0	128	1
0	1	1	1	256	1
1	0	0	0	1	1
1	0	0	1	1	2
1	0	1	0	1	4
1	0	1	1	1	8
1	1	0	0	1	16
1	1	0	1	1	32
1	1	1	0	1	64
1	1	1	1	1	128

## **XI-2 : Timer Chien de Garde (WDT)**

C'est un compteur incrémenté en permanence par une horloge RC indépendante. Ce compteur, lorsqu'il arrive à FF (à  $t=WDT$  Time Out), est capable de réinitialiser (RESET MCLR) le microcontrôleur.

En cas de blocage du microcontrôleur, ceci permet d'éviter des processus indésirables. Le programme doit donc remettre le WDT à 0 périodiquement pour que WDT Time Out ne soit jamais atteint en fonctionnement normal.

Les instructions qui réinitialisent le WDT ne doivent pas se trouver dans un sous programme d'interruption ou dans un processus aléatoire.

En mode de veille (SLEEP) le WDT continue de fonctionner mais le microcontrôleur sortira du mode SLEEP quand le Time Out sera atteint.

### **Remarques**

- La mise en service du chien de garde se décide lors de la programmation physique du PIC. C'est à dire la directive de programmation `_CONFIG` permet de valider (option `_WDT_ON`) ou non (option `_WDT_OFF`).
- Pour la gestion du WDT Une fois le chien de garde mis en service, il faut remettre le comptage à zéro régulièrement. Cette opération est réalisée par l'instruction `clrwtd`.
- Le chien de garde possède sa propre horloge. Sa période de base est de 18ms. Le pré diviseur de fréquence utilisé par le compteur est partagé avec le chien de garde.

### **RESET**

Le RESET peut avoir plusieurs causes :

- Mise sous tension.
- Etat zéro « 0 » sur la broche MCLR.
- Débordement du Timer de chien de garde.

Lorsque le RESET intervient, le microcontrôleur peut être :

- En fonctionnement normal.
- En mode sleep.

## **XII - Les interruptions**

L'interruption est une rupture de séquence asynchrone, c'est à dire non synchronisée avec le déroulement normal du programme. Il permet de prendre en compte des événements extérieurs au processeur et de leur associer un traitement spécifique. La Figure qui suit donne

le déroulement du programme lors d'une interruption. Il faut noter que l'exécution d'une instruction n'est jamais interrompue ; c'est à la fin de l'instruction en cours lors de l'arrivée de l'événement que le sous-programme d'interruption est exécuté.

### **XII-1 : Différentes sources d'interruption**

Dans le cas de la PIC 16F84 A, il existe quatre sources d'interruption :

- INT : interruption externe broche RB0/INT.
- TMR0 : fin de comptage.
- PORT B : changement d'état du port B (RB7/RB4).
- EEPROM : fin d'écriture en EEPROM.

**Remarque :** Chacune de ses sources pouvant être validée indépendamment grâce aux bits (3 à 6) du registre INTCON.

### **XII-2 : Validation des interruptions**

Chacune de ses sources peut être validée indépendamment grâce aux bits 3 à 6 du registre INTCON. Le bit GIE de ce même registre permet une validation générale des interruptions. Ainsi, pour que le déroutement du programme en cours soit déclenché, il faut qu'un des événements extérieurs soit détecté, que l'interruption correspondante soit validée et que la validation générale soit activée.

### **XII-3 : Séquence de détournement vers le sous programme d'interruption**

Par construction, l'interruption survient n'importe quand pendant l'exécution du programme. Avant l'exécution du sous-programme d'interruption, il faut donc sauvegarder l'adresse de l'instruction suivant celle en cours pour l'exécuter après le sous-programme d'interruption. L'adresse de retour est stockée dans la pile. Cette opération est gérée automatiquement par le processeur.

Une fois l'adresse de retour sauvegardée, le compteur de programme peut être chargé avec l'adresse du sous-programme à exécuter, ici 0004h.

Dans le cas du PIC, à cause de la faible taille de la pile, une interruption n'est pas interruptible. Le bit GIE de validation générale est donc mis à 0 au début du sous-programme d'interruption. Cette opération est gérée automatiquement par le processeur.

Le déroulement de ces actions est représenté par l'organigramme de la figure suivante, il incombe au programme :

- D'identifier la source de l'interruption en consultant des drapeaux.
- De remettre à zéro « 0 » le drapeau qui a provoqué l'interruption.
- De sauvegarder éventuellement certains registres.




Figure 39 :«Organigramme général de déroulement d’une Interruption »

La Figure 39 montre l'enchaînement des ces opérations. Cinq étapes sont alors utiles pour commencer l'interruption :

- Apparition d'un événement, sans perturber le déroulement normal des instructions.
  - Prise en compte de l'événement, exécution de l'instruction en cours (PC).
  - Cycle d'attente, sauvegarde de l'adresse PC+1 dans la pile.
  - Chargement de l'adresse 0004h dans le PC.
- Exécution de l'instruction d'adresse 0004h et chargement de l'instruction suivante.




Figure 40 :« Déroulement de l'appel à un sous-programme d'interruption »

## XII – Conclusion

Comme nous avons pu le voir tout au long de ce chapitre, le PIC16F84 est un élément indispensable pour de nombreux montages, comme le cas de notre générateur de mires. On peut dire qu'il nous a simplifié la réalisation pour notre travail, tant par son rapport qualité/prix, que par ses capacités; Il est programmable avec un minimum de difficultés, il apprécie l'ensemble de ses fonctions à leurs justes valeurs. Pour conclure, nous pouvons dire que dans le bien des cas le PIC16F84 nous permettra d'arriver à nos fins avec un minimum de difficultés et un maximum de simplicité.

## **Deuxième partie : programmation de PIC 16F84**

### **I - Les programmeurs**

#### **I-1 : Introduction**

L'écriture de données dans des composants électroniques programmables est une opération très particulière qui nécessite un équipement spécifique « le programmeur ». Il existe plusieurs types de programmeurs adaptés aux besoins les plus divers. La solution est différente selon qu'il s'agit de programmer, soit un seul prototype à plusieurs reprises au cours d'un travail de développement ou de produire des séries de pièces identiques en un minimum de temps.

On peut considérer l'appareil comme une petite machine à fabriquer des circuits intégrés spécifiques, car la programmation du composant électronique transforme une pièce standard en un composant personnalisé, cela de façon définitive tant que l'on ne possède pas à un effacement volontaire.

#### **I-2 : Les différents types de programmeurs**

##### **I-2-1:Les amplificateurs**

C'est une catégorie de programmeurs qui sert essentiellement à produire un grand nombre de pièces identiques à un échantillon servant de modèle. Comme le rendement de production est primordial, ces appareils exécutent en général plusieurs copies en même temps, par ailleurs une vérification systématique des pièces est indispensable afin d'éviter les échecs de programmation.

Ces programmeurs de « production » sont dans la plus part du temps autonomes ils se suffisent à eux même et ne nécessitent qu'un simple branchement au secteur pour fonctionner.

##### **I-2-2:Les programmeurs manuels**

Un programmeur manuel est lui aussi un appareil autonome, dépourvu de tout moyen de communication informatique, pouvant généralement faire office de duplicateur simple (une seule copie à la fois), il sert surtout à programmer facilement n'importe quelle adresse grâce à une batterie.

##### **I-2-3:Les programmeurs micro-ordinateurs**

Le micro-ordinateur est plus particulièrement « compatible PC » est devenu un outil très courant, peu coûteux et facilement disponible, son utilisation en tant que programmeur de composants (circuits intégrés), grâce à des extensions spécialisées, il apporte une formidable puissance de traitement et une aide considérable au développement d'application complexe.

Le contenu des composants à programmer de capacité quelconque peut être représenté par un « fichier » enregistré sur un support amovible et donc extrêmement facile à copier et à

communiquer. Un tel fichier peut aussi être créé, consulté ou modifié à l'aide d'une foule de logiciels existants ou écrits pour la circonstance.

On distingue deux grandes familles de programmeurs adaptables sur micro-ordinateur :

Les « internes » et les « externes ».

### I-2-3-a: Les programmeurs externes

Un programmeur externe est un appareil plus ou moins autonome mais doté de possibilité de communication avec un micro-ordinateur. La liaison se fait la plus part du temps par série (RS232).

Les fichiers représentant le contenu des composants à programmer sont souvent téléchargés par l'ordinateur dans une mémoire vive intégrée au programmeur qui s'occupe ensuite de transférer dans un ou plusieurs. Inversement, un composant placé sur le programmeur peut être lu, et son contenu repart vers l'ordinateur qui en fait un fichier disque.

L'inconvénient le plus souvent avancé de cette disposition est que la liaison série est relativement lente. Une autre approche consiste à utiliser la prise d'imprimante Centronics pour brancher certains programmeurs qui s'agissent du port parallèle. La vitesse de transmission est très importante.

### I-2-3-b: Les programmeurs internes

Beaucoup de programmeurs nécessitent l'installation d'une carte spécifique sur le micro-ordinateur carte à laquelle le boîtier reçoit les composants (Mémoire) vient se raccorder par un connecteur spécifique. Il existe même des modèles de basse gamme qui s'intègrent directement les supports des mémoires sur la carte communiquant directement avec le cœur même de l'ordinateur. Ces appareils sont évidemment les plus rapides, par contre ils sont pratiquement toujours inutilisables sans leur ordinateur. D'une façon générale les possibilités d'un programmeur interne bien conçu ne dépendent pratiquement que du logiciel.

**II-Programmeur (JDM) :** La figure suivante représente la carte du programmeur (JDM) :




Figure 41 : « Carte du programmeur JDM »

## **II-1 : Coté matériel (hardware) du programmeur JDM**

Le programmeur n'est pas intégré sur la carte, mais on peut le considérer toujours comme l'un des éléments constitutifs et générateur du fait de l'importance des fonctions qu'il assure :

- n phases de programmation.
- n phases de réglages des paramètres.

Ce programmeur se connecte sur le port série de n'importe quel compatible PC et il exploite les niveaux RS232 pour générer les tensions nécessaires pour la programmation.

Son principe est relativement simple, de façon à générer les deux tensions nécessaires pour programmer le PIC, à savoir la tension d'alimentation appliquée à l'entrée/MCLR de 12v à 14v, ainsi que la tension 5V.

Notre programmeur comporte deux supports « vides » pour les différents PICs :

- Un support 8 pattes destiné à la mémoire EEPROM de la série 24Cxx
- Un support 18 pattes destiné aux PIC (16C84 et 16F84).

## **II-2 : Essai et utilisation**

Le montage doit être raccordé au port série RS232 de n'importe quel compatible PC. La connexion entre les deux se fait à l'aide d'un connecteur (DB9).

Pour utiliser ce programmeur, il nous faut évidemment un logiciel de pilotage qui est « IC-prog », que nous trouvons pour le téléchargement sur le site **www.ic-prog.com** .

Avant de lancer la programmation du PIC, on teste le matériel de notre programmeur à l'aide des deux LEDs rouge et verte, quand on met le pic sur le support de 18 pattes (PIC 16F84) , et on lance IC-prog on remarque que la Led verte s'allume indiquant la présence de l'alimentation du montage. Ensuite lorsqu'on lance la programmation, on remarque que la LED rouge clignote rapidement indique la réussite de programmation de PIC

## **II-3 : Les tensions de programmation**

Après avoir testé le programmeur on a relevé les divers tensions sur l'interface de base, à savoir Vdd, MCLR, CLOCK et DATA, le tout par rapport à GND et on trouve :

**Vdd.....+5v**

**Mclr.....-0,52v**

**Clock.....-0,72v**

**Data.....-0,72 à 0,76v**

**Remarque :**

Pour faire le test des tensions des différentes broches du programmeur, activer la fenêtre de configuration du matériel (configuration Hardware) du logiciel de programmation « IC-prog ».

- ✓ Cochez maintenant la case **MCLR**....la tension doit passer à +13,45v.
- ✓ Décochez cette case.
- ✓ Cochez en suite **CLOCK** ..... On doit obtenir 5,8v.
- ✓ Décochez la case.
- ✓ Cochez **DATA** ..... La tension doit être de 4,6 à 4,7 v.
- ✓ **Vdd** reste dans les deux cas a +5v.
- ✓ Décochez **DATA** ..... Les tests sont terminés.

**II-4 : Coté logiciel (software) du programmeur de PIC**

Notre logiciel de programmation est le plus simple, il permet les manipulations classiques sur tous les programmeurs, sélection du composant à programmer, test de virginité, programmation et enfin la vérification, il s'agit du logiciel « IC-prog ».

Il affiche les informations dans toutes les régions sous forme « Hex » et en caractère évolué la partie à gauche de la région des codes et la région des données contiennent l'adresse où l'information est entreposée.

La partie centrale contient l'information en Hex et la partie à droite contient la même information.

A l'aide de ce dernier on a programmer notre microcontrôleur (PIC 16F84) .

Il exerce une programmation sur plusieurs composants (PIC et EEPROM). Ce dernier pour qu'il puisse fonctionner, il doit être attaché à un support qui est le programmeur et à un ordinateur sous « Windows 95, 98, NT, ou 2000 ».

**III - Procédure de la programmation**

Après avoir installé le logiciel de programmation, et après connexion de notre programmeur par liaison série au micro ordinateur, on a commencé notre programmation.

Les figures suivantes nous montrent les étapes à suivre :

**1<sup>er</sup> étape**

Il s'agit d'ouvrir le logiciel de programmation « IC-prog » en cliquant sur l'icone



**2<sup>ème</sup> étape**

Il s'agit de sélectionner le type du programmeur et l'interface à laquelle il doit se connecter. Pour nous c'est le programmeur « JDM » qui doit se connecter au port série (com1) du PC.




Figure 42 : « Le sous menu configuration Hardware »

**Remarque :**

- ❖ Les signaux de communication sont tous désactivés.
- ❖ Le changement de délai I/O : La rapidité du délai d'échange dépend de la performance d'un ordinateur à un autre (Pentium II, Pentium III ...).
- ❖ A propos de l'interface, IC-prog conduit le dispositif de programmation, en utilisant l'accès sur le port direct, ou sur le Windows API (Adaptation de la Programmation d'Interface). L'usage de l'option API est supporté seulement par le port série.

### 3<sup>ème</sup> étape

Cette étape s'agit d'installer le composant sur le programmeur sur le support de 18 pattes et le sélectionner dans le menu secondaire « configuration » puis « composant », « micro chip PIC » et enfin « pic 16f84 ».

La figure suivante nous montre cela :




Figure 43 : « Sélection du composant a programmer »

4<sup>ème</sup> étape

Dans cette étape, on passe au teste de virginité du composant, c'est à dire on vérifie le composant s'il n'a pas déjà un programme dans sa mémoire.

Après avoir sélectionné le composant à programmer on passe au test de virginité du composant (PIC 16F84) : « commande » et « test de virginité ».




Figure 44 : «Le menu commande (Teste de la virginité)»

Le résultat obtenu est affiché dans la figure suivante :




Figure 45 : « Information du teste de virginité »

### 5<sup>ème</sup> étape

Il s'agit de manipuler la région de configuration, Chaque composant à des éléments de configuration propre a lui comme :

#### a- Les fusibles :

- **CP (Code Protect):** Si cette option est cochée alors il ne nous sera plus possible de relire le programme de notre PIC. Il est possible bien de le programmer avec un nouveau programme.
- **WDT (Watchdog Timer):** Ce fusible nous permet de vérifier que notre programme n'est pas perdu dans une boucle sans fin.

**Attention :** Si vous activer cette option, il faudra une fois configuré mettre l'instruction de RAZ du Watchdog.

- **PWRT (Power Up Timer):** Si cette option est cochée un Timer interne provoquera un arrêt typique du PIC, pendant 72 uS après la mise sous tension; cette option permet en outre un démarrage stable de l'horloge principale du PIC.

**b-Les Oscillateurs**

Il y a quatre type d'oscillateur dans cette liste (cas de PIC 16F84) :

- **Mode LP (Low Power):** Ce mode est réservé si nous utilisons un Quartz compris entre (32Khz à 200 Khz Max).
- **Mode XT:** ce mode si nous utilisons un Quartz compris entre 455 Khz à 4 Mhz.
- **Mode HS :** (Hight Speed): ce mode est réservé pour les haute fréquences comprise entre (8Mhz à 10Mhz).
- **Mode RC (Résistance/Capacité):** Ici si nous utilisons un circuit RC pour l'oscillateur. la fréquence obtenue dépend de la résistance et la capacité.

**Remarque:**

Dans la plupart des applications le mode le plus utilisé est le XT avec un Quartz de 4Mhz.

La figure suivante nous montre la fenêtre de configuration :




Figure 46 : « Le menu général du logiciel IC-prog »

6<sup>ème</sup> étape :

Nous allons maintenant procéder au chargement du programme de notre projet crée bien sur a l'aide du logiciel « MPLAB », qui est présenté sous forme d'un fichier Hex, sous la dénomination « Mire barres .Hex » et qui donne la fenêtre présenté ci-après :




Figure 47 : « La forme du programme dans le logiciel »

7<sup>ème</sup> étape

Pour qu'on puisse transférer notre programme, représenté dans la figure précédente vers la mémoire de PIC (16F84), on a qu'à faire un cliquer sur le menu « commande », puis un autre cliquer sur le sous menu « Tout programmer », le logiciel nous affiche le message qui est représenté sur la figure suivante :




Figure 48 : « Confirmation finale de programmation »

Et en fin en cliquant sur « yes », notre logiciel nous confirme que la programmation est réussie, c'est à dire que notre programme est bien validé dans la mémoire du PIC.

Et il nous affiche le message de confirmation suivant :




Figure 49 : « Confirmation de programmation réussie »

Et pour terminer tous ça, nous estimons que logiciel « IC-prog », est simple à manipuler et vraiment pratique pour la programmation des composants programmable.

## IV- Le programme utilisé :

```

;***** GENERATEUR DE MIRES ***** Réalisé par : D.koucila et O .farid
; GEN201.ASM
;( C ) M. MAGGI - 04/06/2010
  List p=16f84
; DEFINITION DES PORTS:
; PORTB (0): SYNC
; PORTB (2): BLEU
; PORTB (3): ROUGE
; PORTB(4): VERT
; UTILISATION DE BALYAGE ENTRELACE
CBLOCK 0X0C ; VARIABLES
    DURHOR, NOMBHB1, NOMBHB2, TOPE, NOMBPRE, DUREQU,
    NOMBVER, DURVER, NOMBTPOS, TOMPO, TRAME, CARRY
    WHITE ,YELLOW,CYANE,GREEN ,MAGENT,RED,BLUE ,BLACK
ENDC
PORTA EQU 5
TRISA EQU 85H
PORTB EQU 6
TRISB EQU 86H
STATUS EQU 3
RP0 EQU 5
BLANC EQU B'00011101'
JAUNE EQU B'00011001'
CYAN EQU B'00010101'
VERT EQU B'00010001'
MAGENT EQU B'00001101'
ROUGE EQU B'00001001'
BLEU EQU B'00000101'
NOIR EQU B'00000001'
    CLRF PORTA ; INITIALISATION DE PORT A
    CLRF PORTB ; INITIALISATION DE PORT B
    BSF STATUS, RP0 ; SELECTION DE LA BANQUE 1
    MOVLW B'11111111'
    MOVWF TRISA ; CONFUGIRATION DE PORT A EN ENTREE
    CLRF TRISB ; CONFUGIRATION DE PORT B EN SORTIE
    BCF STATUS, RP0 ; SELECTION DE LA BANQUE 0
    MOVLW 0
    MOVWF CARRY
    RRF CARRY
    MOVLW B'10101010'
    MOVWF TRAME
LECTURE BTFSCL PORTA, 3 ; TEST DE BIT 3 DE PORTA
    GOTO LECTURE ;
    BTFSCL PORTA,2 ;FONCION: BIT3 BIT2
    GOTO BARRES ; BARRES 0 0
;***** BARRES DE COULEUR *****
BARRES RRF TRAME
    MOVLW D'3' ; LIGNES VIDEO SANS POST-
    ; EGALISATION
    BTFSCL TRAME, 0
    MOVLW D'4'

```

```

MOVWF TOPE
MOVLW D'99'
MOVWF NOMBHB1 ; NOMBRE DE LIGNES HORIZONTALES
                DANS LE BLOC 1
MOVWF D'3'
MOVLW NOMBHB2 ; NOMBRE DE LIGNES HORIZONTALES
                DANS LE BLOC 2
MOVWF 5
MOVLW NOMBPRE ; IMPULSION DE PRE-EGALISATION
MOVWF 5
MOVLW NOMBVER ; IMPULSION DE SYNCHRO VERTICALE
MOVWF 5
MOVLW NOMBPOS ; IMPULSION DE POST-EGALISATION
MOVWF 5

PREEGA BCF PORTB, 0
        MOVLW D'23'
        MOVWF DUREGA
        NOP
        NOP
        NOP
        BSF PORTB, 0
LOOP1  DECFSZ DUREGA ; TOP TRAME = 32µs
        GOTO LOOP1
        NOP
        NOP
        DECFSZ NOMBPRE
        GOTO PEGALI
        NOP

VERTI  BCF PORTB, 0
        MOVLW D'22'
        MOVWF DURVER
LOOP2  DECFSZ DURVER
        GOTO LOOP2
        BSF PORTB, 0 ; TOP DE SYNCHRO LIGNE: 4,8µs
        MOVLW 2
        MOVWF TIEMPO
TIME   DECFSZ TIEMPO
        GOTO TIME
        NOP
        DECFSZ NOMBVER
        GOTO VERT
        NOP

POSEQU BCF PORTB,0
        MOVLW D'23'
        MOVWF DUREGA
        NOP
        NOP
        NOP
        BSF PORTB,0
LOOP3  DECFSZ DUREGA
        GOTO LOOP3
        NOP
    
```

```

NOP
DECFSZ   NOMBPOS
GOTO     POSEGA
NOP
RLF      PORTB      ;
NOP      ; PASSER LE BIT0 DE PORTB DANS CARRY
NOP      ; CHAMP 1: 1 LIGNE DE SYNC (CARRY=0)
NOP      ; CHAMP 2: 1/2 LIGNEP DE SYNC (CARRY=1)
NOP
NOP
MOVLW   D'21'
BTSS    PORTB, 0
ADDLW   D'27'
MOVWF   DURHOR
BSF     PORTB, 0
BTSS    TRAME, 0
GOTO    NEXT
NEXT    BCF     PORTB, 1
NOP
LOOP    DECFSZ   DURHOR
        GOTO    LOOP
        NOP

HORIZ   BCF     PORTB,0
        MOVLW   2
        MOVWF   TOMPO
TIME3   DECFSZ   TOMPO      ; TOP SYNCHRONISATION LIGNE= 4,8µs
        GOTO    TIME3
        NOP
        NOP
        MOVLW   D'48'
        MOVWF   DURHOR
        BSF     PORTB,0      ; PASSER LE BIT0 DE PORTB A 1
LOOPH3  DECFSZ   DURHOR
        GOTO    LOOPH3
        NOP
        DECFSZ   TOPE
        GOTO    HORIZ
        NOP
HORIZO  BCF     PORTB,0
        MOVLW   2
        MOVWF   TOMPO
TIME1   DECFSZ   TOMPO      ; TOP DE SYNCHRO LIGNE 4,8µs
        GOTO    TIME1
        NOP
        NOP
        MOVLW   D'31'
        MOVWF   DURHOR
        BSF     PORTB,0      ; PASSER LE BIT0 DE PORTB A 1
        NOP
        NOP
        NOP
    
```

```

        MOVLW      5
        MOVWF     WHITE
        MOVWF     YELLOW
        MOVWF     CYANE
        MOVWF     GREEN
        MOVWF     MAGEN
        MOVWF     RED
        MOVWF     BLUE
        MOVWF     BLACK
        MOVLW     BLANC
        MOVWF     PORTB
WHITE1  DECFSZ     WHITE
        GOTO      WHITE1
        MOVLW     JAUNE
        MOVWF     PORTB
YELLOW1 DECFSZ     YELLOW
        GOTO      YELLO1
        MOVLW     CYAN
        MOVWF     PORTB
CYAN1   DECFSZ     CYANE
        GOTO      CYAN1
        MOVLW     VERT
        MOVWF     PORTB
GREEN1  DECFSZ     GREEN
        GOTO      GREEN1
        MOVLW     MAGENT
        MOVWF     PORTB
MAGEN1  DECFSZ     MAGEN
        GOTO      MAGEN1
        MOVLW     ROUGE
        MOVWF     PORTB
RED1    DECFSZ     RED
        GOTO      RED1
        MOVLW     BLEU
        MOVWF     PORTB
BLUE1   DECFSZ     BLUE
        GOTO      BLUE1
        MOVLW     NOIR
        MOVWF     PORTB
BLACK1  DECFSZ     BLACK
        GOTO      BLACK1
        NOP
        NOP
        NOP
        NOP
        DECFSZ     NOMBHB1
        GOTO      HORIZ1
        NOP
HORIZ2  BCF        PORTB,0      ;PASSER LE BIT 0 DE PORTB A 0
        MOVLW     2
        MOVWF     TEMPO
TIME2   DECFSZ     TEMPO      ;TOP DE SYNCHRO LIGNE= 4,8µs
    
```

```

GOTO    TIME2
MOVLW  D'99'
MOVWF  NOMBHB1
MOVLW  D'31'
MOVWF  DURHOR
BSF    PORTB, 0      ; PASSER LE BIT0 DE PORTB A 1
NOP
NOP
NOP
MOVLW  5
MOVWF  WHITE
MOVWF  YELLOW
MOVWF  CYAN
MOVWF  GREEN
MOVWF  MAGEN
MOVWF  RED
MOVWF  BLUE
MOVWF  BLACK
MOVLW  BLANC
MOVWF  PORTB
WHITE2 DECFSZ  WHITE
GOTO   WHITE2
MOVLW  JAUNE
MOVWF  PORTB
YELLO2 DECFSZ  YELLOW
GOTO   YELLO2
MOVLW  CYANE
MOVWF  PORTB
CYAN2  DECFSZ  CYAN
GOTO   CYAN2
MOVLW  VERT
MOVWF  PORTB
GREEN2 DECFSZ  GREEN
GOTO   GREEN2
MOVLW  MAGENT
MOVWF  PORTB
MAGEN2 DECFSZ  MAGEN
GOTO   MAGEN2
MOVLW  ROUGE
MOVWF  PORTB
RED2   DECFSZ  RED
GOTO   RED2
MOVLW  BLEU
MOVWF  PORTB
BLUE2  DECFSZ  BLUE
GOTO   BLUE2
MOVLW  NOIR
MOVWF  PORTB
BLACK2 DECFSZ  BLACK
GOTO   BLACK2
NOP
NOP

```

```

NOP
NOP
DECFSZ   NOMBHB2
GOTO     HORIZ
NOP
BCF      PORTB,0           ; PASSER LE BIT0 DE PORT B A 0
NOP
NOP
MOVLW   0                 ; BIT 0=SYNCHRONISATION
BTFSC   TRAME,0
MOVLW   1
MOVWF   CARRY
NOP
MOVLW   D'15'
BTFSC   TRAME, 0
ADDLW   D'24'
MOVWF   DURHOR
BSF     PORTB, 0           ; PASSER LE BIT0 DE PORTB A 1
BTFSS   TRAME, 0
GOTO    NEXT1
NEXT1   NOP
NOP
LOOPH5  DECFSZ   DURHOR
GOTO    LOOPH5
RRF     CARRY             ; CARRY = 1 SI 1 H, CARRY = 0 SI 1/2 H
BTFSC   PORTA, 2
GOTO    LECTURE
BTFSC   PORTA, 3
GOTO    LECTURE
NOP
NOP
NOP
NOP
GOTO    BARRES
END

```

# Chapitre IV : Réalisation Pratique.

---

**I-Introduction**

Après avoir fait l'étude théorique, on passe à la réalisation pratique en citant les différentes étapes nécessaires telle que le circuit imprimé, le soudage, insolation,....., etc.

**II- Réalisation de la carte**

Pour réaliser notre carte, on procède par six opérations essentielles.ces opérations sont :

**II-1 : Traçage du circuit imprimé**

Après le traçage sur micro-ordinateur le circuit à l'aide du logiciel proteus7.4, on passe à imprimer avec une imprimante laser sur une feuille transparente du typon ce circuit.

**II-2 : Insolation**

Après l'impression du typon on retire la couche protectrice de la plaque du cuivre près sensibilisée puis on place ce typon sur la plaque.

L'insolation est assurée à l'aide d'une l'insoleuse qui est la source des rayons ultraviolets.

Le temps d'insolation est d'environ d'une minute et demi jusqu'à deux minutes. Les rayons ultraviolets éclairent et insolent tout le cuivre de la carte du circuit imprimé sauf les endroits rendus opaques par les pistes et les pastilles.

**II-3 : Révélation**

Le développement est effectué dans un bain plein d'une solution préparé a l'aide d'un alcalin de solution RVP concentré et avec une chaleur qui varie entre 20 à 25 C°.En suite on trompe la plaque dans le bain pendant 45 secondes avec une légère agitation jusqu'à l'apparition complète de dessin (pistes et pastilles),après il vient le rinçage a l'aide d'eau qui sert a dégager la résine des parties insolées par l'ultraviolet.

**II-4 : Gravure**

Cette opération consiste à enlever le cuivre qui n'est pas utilisé sur la plaque, pour cela on trompe la plaque dans le bain de perchlore de fer pendant 15 minutes environ jusqu'à la disparition du cuivre hors pistes et pastelles.

**II-5 : Le perçage**

A l'aide d'une perceuse on perce avec un foret de 0,8 mm de diamètre les petits trous (pour les résistances et les capacités et le transistor...etc), et pour les trous plus grands (Support de circuit intégré) on utilise un foret de 1mm.

## II-6- : Implantation des composants

Dans le cas de notre circuit imprimé c'est vraiment très simple car il n'y a pas de piste qui passent entre les pattes des composants et c'est en simple face, Ceci explique la présence des straps.

Comme d'habitude on commence par souder les plus petits composants vers les plus gros.

On place les circuits intégrés sur des supports afin de les remplacer en cas ou l'un de ces circuits intégrés est endommagé.

## III-Le boîtier de la carte

Dans le cadre de protéger notre carte du générateur de mires et d'éviter l'apparitions des connexions (les fils) et pour une bonne présentation de la carte on a réalisé un boîtier.

## IV - Les figures représentant la carte

- La figure 49 représente le circuit imprimé du générateur de mires imprimé sur le typon en taille réelle 12,3 cm x10,6 cm.




Figure 50 : « Circuit imprimé du Générateur de mires « Coté cuivre » »

- La figure suivante nous montre la face de l'implantation des composants.




Figure 51 : « La face de l'implantation des composants »

**Remarque :** La dénomination des composants sur la carte est comme suite:

(R1 à R17) représentent les résistances.

(C1 à C25) représentent les condensateurs.

D1 et D2 sont des diodes.

Q1 est le transistor.

U1 représente le micro contrôleur PIC 16F84.

U2 représente le circuit intégré MC1377.

U3 représente le régulateur 5V de l'alimentation primaire.

U4 représente le régulateur 12V de l'alimentation secondaire.

X1 et X2 représentent les quartzs.

(S1, S2, S3) représentent les switches(commutateurs).

CV1 est une capacité variable.

DL1 est une led.

PR est un pont redresseur.

FUS est un fusible contre la sous tension.

TRANSFOR est un transformateur de 15V alternatif.

- La figure 51 nous montre la carte du Générateur de mires réalisé avec leur boîtier.




Figure 52 : « Carte du Générateur de mire avec boîtier »

- La figure 52 représente le générateur de mires avec l'ouverture de boîtier.




Figure 53 : « Générateur de mires avec l'ouverture de boîtier »

- Les deux figures suivantes représentent la face avant et la face arrière respectivement du générateur de mires




Figure 54 : « Face avant du générateur de mires »




Figure 55 : « Face arrière du générateur de mires »

### V-Nomenclature des composants

#### Résistance :

- R01, R02, R03 = 3K9.
- R04 à R09 = 1K.
- R10 = 68K.
- R11 = 82K.
- R12 = 10K.
- R13 = 2K2.
- R14 = 4K7.
- R15 = 2K7.
- R16 = 100Ω.
- R17 = 2K.

#### Les condensateurs :

- C01, C12, C13, C15, C20, C21, C23 = 0,1μF.
- C02, C03, C19, C22 = 100μF/16V.
- C05, C06, C07 = 10μF/25V.
- C04 = 1500pF.
- C08, C09 = 0,01μF.
- C10, C11 = 15Pf.
- C14 = 220pF.
- C16 = 18Pf.
- C17 = 150pF.
- C18 = 0,02μF.
- C24 = 470μF/16V.

- C25 = 2200 $\mu$ F/16V.
- CV1= 5-45pF .

**Divers :**

- Diode D1 = 1N4007.
- Diode D2 = 1N4007.
- Led DL1 = verte.
- U1 = PIC16F84.
- U2 = MC1377P.
- U3 = LM78L05.
- U4 = LM78L12.
- Quartz1 = 10MHZ.
- Quartz2 = 4,43MHZ.
- S1 : Commutateur à deux positions.
- S2 : Commutateur à deux positions.
- S3 : Commutateur à deux positions.
- Connecteurs.
- Support (DIL 18 pattes).
- Support (DIL 20 pattes).
- Transformateur abaisseur (220V-12V).
- Fusible
- Pont redresseur.
- Dissipateurs de chaleur pour les deux régulateurs.

**VI- Les essais pratiques au laboratoire de Télévision****VI-1 : Les essais statiques**

Avant de passer au teste de la carte de notre générateur de mires sur le téléviseur nous précédons aux testes suivant :

- Vérification de la présence de l'alimentation aux bons endroits avant d'insérer les circuits intégrés.
- Vérification de la présence de 12V continue a la sortie de l'alimentation principale (12V) et la présence de 5V continue a la sortie de l'alimentation secondaire (5V).
- Chargement du programme dans le PIC et dans les meilleures conditions.
- Teste de la continuité des pistes.
- Teste s'il n'ya pas des courts circuits.
- Teste de l'encodeur RVB et le microcontrôleur.

**VI-2 : Les essais dynamiques**

Après les testes statiques on passe aux teste dynamique sur le oscilloscope et le téléviseur.

**1 / Sur l'oscilloscope:** La base de temps dans les figure suivantes est de 20  $\mu$ S.

- Si on active le bouton de la luminance et on désactive le bouton de la chrominance on obtient la figure suivante :




Figure 56 : « Signal vidéo composite de luminance »

- Si on active le bouton de la chrominance et on désactive le bouton de la luminance on obtient la figure suivante




Figure 57 : « Signal vidéo composite de chrominance a luminance fixe »

- Si on active le bouton de la chrominance et de la luminance en même temps on obtient la figure suivante :




Figure 58 : « Signal vidéo composite de chrominance + luminance »

- Si on désactive les deux boutons on obtient que le signal de synchronisation ligne comme montré sur la figure suivante :




Figure 59 : « Signal de la synchronisation ligne »

**2 / Sur le Téléviseur**

Dans cette étape de teste on doit visualiser les différents signaux sur le téléviseur.  
Les figures qui suivent représentent ces signaux.



Figure 60 : « Mire de barres couleurs »



Figure 61 : « Mire noir et blanc »




Figure 62 : « Mire de barres couleurs a luminance fixe »

# ***CONCLUSION GENERALE***

L'objectif de notre travail est la génération de mires noir et blanc et couleur, de ce point de vue on peut affirmer que ce but est atteint par la réalisation du générateur de mires répondant d'une manière fiable à la production des deux mires.

Ce générateur peut être utilisé comme un instrument de laboratoire pour le réglage des récepteurs de télévision (la pureté, la convergence et la linéarité), il sert aussi à contrôler la chrominance et la luminance et dépanner la section vidéo dans les téléviseurs et les magnétoscope.

Cependant, avec l'utilisation du microcontrôleur (PIC16F84) et les possibilités des programmes diverses donnent à espérer des applications plus nombreuses au générateur de mires et la forme de la mire qu'on désire générer dépend du programme injecté dans le microcontrôleur. Ce programme s'exécutera avec l'utilisation de l'encodeur PAL(MC1377) qui joue un grand rôle dans la génération du signal vidéo composite.

Une étude approfondie et élargie aux autres systèmes NTSC et SECAM et aux programmes utilisés dotera le générateur de mires ainsi réalisé des performances supplémentaires.

En fin, nous espérons que ce projet va être utile et servira pour d'autres applications et qu'il va être repris par les étudiants de futures promotions pour l'améliorer et le rendre plus performant en élargissant les études dans le domaine de la programmation.





# Résumé

Notre projet consiste à étudier et réaliser un générateur de mires noir et blanc et couleur qui est basé essentiellement sur l'utilisation d'un encodeur PAL pour générer la vidéo composite et un pic 16F84 pour produire les signaux RVB et les signaux de synchronisation .

Cet appareil ainsi réaliser peut générer une mire noir et blanc appelée échelle de gris et une mire couleur allant du blanc jusqu'au noir passant par les six d'autres couleurs et la forme de la mire qu'on désire produire dépende du programme injecter dans le microcontrôleur .

On a devisé notre travail en deux parties une partie théorique dont on a fait des rappels sur le signal vidéo composite après on a passé a l'études de chaque étage du générateur de mire (alimentation, PIC16F84, MC1377,étage de la sortie video).on a fait aussi des rappels sur le pic 16F84 ,on a écrit le programme et on a expliqué la manière de la programmation ainsi que le logiciel utilisé .

Dans la partie pratique on a programmé le pic et réalisé la maquette (circuit imprimé, implantation des composants ,faire le boitier),après avoir terminé la réalisation on a fait des tests sur le téléviseur et l'oscilloscope.

L'objectif de notre travail est la génération de mires noir et blanc et couleur et ce but est atteint par notre réalisation, et ce générateur repend aux besoin de teste de l'image et il peut être utiliser comme un instrument de laboratoire pour le réglage et le contrôle des récepteurs de télévision.

## **Mots clés :**

Le signal vidéo composite, générateur de mires, mire, pic16F84,  
Ic prog, système PAL,NTSC ,SECAM, Encodeur RVB,  
Synchronisation ,balayage entrelacé.

# **ANNEXE 1**

**Datasheet de MC1377**



# MC1377


## Color Television RGB to PAL/NTSC Encoder

The MC1377 will generate a composite video from baseband red, green, blue, and sync inputs. On board features include: a color subcarrier oscillator; voltage controlled 90° phase shifter; two double sideband suppressed carrier (DSBSC) chroma modulators; and RGB input matrices with blanking level clamps. Such features permit system design with few external components and accordingly, system performance comparable to studio equipment with external components common in receiver systems.

- Self-contained or Externally Driven Reference Oscillator
- Chroma Axes, Nominally 90° (±5°), are Optionally Trimable
- PAL/NTSC Compatible
- Internal 8.2 V Regulator

### COLOR TELEVISION RGB to PAL/NTSC ENCODER

#### SEMICONDUCTOR TECHNICAL DATA



**P SUFFIX**  
PLASTIC PACKAGE  
CASE 738




**DW SUFFIX**  
PLASTIC PACKAGE  
CASE 751D  
(SO-20L)

#### ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC1377DW	$T_A = 0^\circ \text{ to } +70^\circ\text{C}$	SO-20L
MC1377P		Plastic DIP

Figure 1. Representative Block Diagram



## MAXIMUM OPERATING CONDITIONS

Rating	Symbol	Value	Unit
Supply Voltage	$V_{CC}$	15	Vdc
Storage Temperature	$T_{stg}$	-65 to +150	°C
Power Dissipation Package Derate above 25°C	$P_D$	1.25 10	W mW/°C
Operating Temperature	$T_A$	0 to +70	°C

## RECOMMENDED OPERATING CONDITIONS

Characteristics	Min	Typ	Max	Unit
Supply Voltage	10	12	14	Vdc
$I_B$ Current (Pin 16)	0	–	-10	mA
Sync, Blanking Level (DC level between pulses, see Figure 9e)	1.7	–	8.2	Vdc
Sync Tip Level (see Figure 9e)	-0.5	0	0.9	µs
Sync Pulse Width (see Figure 9e)	2.5	–	5.2	µs
R, G, B Input (Amplitude)	–	1.0	–	$V_{pp}$
R, G, B Peak Levels for DC Coupled Inputs, with Respect to Ground	2.2	–	4.4	V
Chrominance Bandwidth (Non-comb Filtered Applications), (6 dB)	0.5	1.5	2.0	MHz
Ext. Subcarrier Input (to Pin 17) if On-Chip Oscillator is not used.	0.5	0.7	1.0	$V_{pp}$

ELECTRICAL CHARACTERISTICS ( $V_{CC} = 12$  Vdc,  $T_A = 25$ °C, circuit of Figure 7, unless otherwise noted.)

Characteristics	Pins	Symbol	Min	Typ	Max	Unit
-----------------	------	--------	-----	-----	-----	------

## SUPPLY CURRENT

Supply Current into $V_{CC}$ , No Load, on Pin 9. Circuit Figure 7	$V_{CC} = 10$ V $V_{CC} = 11$ V $V_{CC} = 12$ V $V_{CC} = 13$ V $V_{CC} = 14$ V	14	$I_{CC}$	– – 20 – –	33 34 35 36 37	– – 40 – –	mA
---	---	----	----------	------------------------	----------------------------	------------------------	----

## VOLTAGE REGULATOR

$V_B$ Voltage ( $I_B = -10$ mA, $V_{CC} = 12$ V, Figure 7) Load Regulation ( $0 < I_B \leq 10$ mA, $V_{CC} = 12$ V) Line Regulation ( $I_B = 0$ mA, $10$ V $< V_{CC} < 14$ V)	16	$V_B$ Regload Regline	7.7 -20 –	8.2 120 4.5	8.7 +30 –	Vdc mV mV/V
---	----	-----------------------------	-----------------	-------------------	-----------------	-------------------

## OSCILLATOR AND MODULATION

Oscillator Amplitude with 3.58 MHz/4.43 MHz crystal	17	Osc	–	0.6	–	$V_{pp}$
Subcarrier Input: Resistance at 3.58 MHz 4.43 MHz	17	$R_{osc}$	–	5.0	–	kΩ
Capacitance			–	4.0	–	–
		$C_{osc}$	–	2.0	–	pF
Modulation Angle (R–Y) to (B–Y)	–	$\emptyset_m$	–	±5	–	Deg
Angle Adjustment (R–Y)	19	$\Delta\emptyset_m$	–	0.25	–	Deg/µA
DC Bias Voltage	19	$V_{19}$	–	6.4	–	Vdc

## CHROMINANCE AND LUMINANCE

Chroma Input DC Level	10	$V_{in}$	–	4.0	–	Vdc
Chroma Input Level for 100% Saturation			–	0.7	–	$V_{pp}$
Chroma Input: Resistance			$R_{in}$	–	10	–
Capacitance	$C_{in}$	–	2.0	–	pF	
Chroma DC Output Level	13	$V_{out}$	8.9	10	10.9	Vdc
Chroma Output Level at 100% Saturation			–	1.0	–	$V_{pp}$
Chroma Output Resistance			$R_{out}$	–	50	–
Luminance Bandwidth (–3.0 dB), Less Delay Line	9	$BW_{Luma}$	–	8.0	–	MHz

# MC1377

## ELECTRICAL CHARACTERISTICS ( $V_{CC} = 12 \text{ Vdc}$ , $T_A = 25^\circ\text{C}$ , circuit of Figure 7, unless otherwise noted.)

Characteristics	Pins	Symbol	Min	Typ	Max	Unit
<b>VIDEO INPUT</b>						
R, G, B Input DC Levels	3, 4, 5	RGB	2.8	3.3	3.8	Vdc
R, G, B Input for 100% Color Saturation			–	1.0	–	$V_{pp}$
R, G, B Input: Resistance Capacitance		R <sub>RGB</sub> C <sub>RGB</sub>	8.0 –	10 2.0	17 –	k $\Omega$ pF
Sync Input Resistance ( $1.7 \text{ V} < \text{Input} < 8.2$ )	2	Sync	–	10	–	k $\Omega$

## COMPOSITE VIDEO OUTPUT

Composite Output, 100% Saturation (see Figure 8d)	9	CV <sub>out</sub>	–	0.6	–	$V_{pp}$
} { Sync Luminance Chroma Burst			–	1.4	–	
			–	1.7	–	
	–		0.6	–		
Output Impedance (Note 1)		R <sub>video</sub>	–	50	–	$\Omega$
Subcarrier Leakage in Output (Note 2)		V <sub>lk</sub>	–	20	–	mV <sub>pp</sub>

**NOTES:** 1. Output Impedance can be reduced to less than 10  $\Omega$  by using a 150  $\Omega$  output load from Pin 9 to ground. Power supply current will increase to about 60 mA.

2. Subcarrier leakage can be reduced to less than 10 mV with optional circuitry (see Figure 12).

## PIN FUNCTION DESCRIPTIONS

Symbol	Pin	Description
t <sub>r</sub>	1	External components at this pin set the rise time of the internal ramp function generator (see Figure 10).
Sync	2	Composite sync input. Presents 10 k $\Omega$ resistance to input.
R	3	Red signal input. Presents 10 k $\Omega$ impedance to input. 1.0 V <sub>pp</sub> required for 100% saturation.
G	4	Green signal input. Presents 10 k $\Omega$ impedance to input. 1.0 V <sub>pp</sub> required for 100% saturation.
B	5	Blue signal Input. Presents 10 k $\Omega$ impedance to input. 1.0 V <sub>pp</sub> required for 100% saturation.
–Y <sub>out</sub>	6	Luma (–Y) output. Allows external setting of luma delay time.
V <sub>clamp</sub>	7	Video Clamp pin. Typical connection is a 0.01 $\mu\text{F}$ capacitor to ground.
–Y <sub>in</sub>	8	Luma (–Y) input. Presents 10 k $\Omega$ input impedance.
CV <sub>out</sub>	9	Composite Video output. 50 $\Omega$ output impedance.
Chroma <sub>In</sub>	10	Chroma input. Presents 10 k $\Omega$ input impedance.
B–Y <sub>clamp</sub>	11	B–Y clamp. Clamps B–Y during blanking with a 0.1 $\mu\text{F}$ capacitor to ground. Also used with R–Y clamp to null residual color subcarrier in output.
R–Y <sub>clamp</sub>	12	R–Y clamp. Clamps R–Y during blanking with a 0.1 $\mu\text{F}$ capacitor to ground. Also used with B–Y clamp to null residual color subcarrier in output.
Chroma <sub>Out</sub>	13	Chroma output. 50 $\Omega$ output impedance.
V <sub>CC</sub>	14	Power supply pin for the IC; +12, $\pm 2.0 \text{ V}$ , required at 35 mA (typical).
Gnd	15	Ground pin.
V <sub>B</sub>	16	8.2 V reference from an internal regulator capable of delivering 10 mA to external circuitry.
Osc <sub>in</sub>	17	Oscillator input. A transistor base presents 5.0 k $\Omega$ to an external subcarrier input, or is available for constructing a Colpitts oscillator (see Figure 4).
Osc <sub>out</sub>	18	Oscillator output. The emitter of the transistor, with base access at Pin 17, is accessible for completing the Colpitts oscillator. See Figure 4.
$\emptyset_m$	19	Quad decoupler. With external circuitry, R–Y to B–Y relative angle errors can be corrected. Typically, requires a 0.01 $\mu\text{F}$ capacitor to ground.
NTSC/PAL Select	20	NTSC/PAL switch. When grounded, the MC1377 is in the NTSC mode; if unconnected, in the PAL mode.

## FUNCTIONAL DESCRIPTION


Figure 2. Power Supply and  $V_B$ 

Figure 3. RGB Input Circuitry





Figure 4. Chroma Section

Power Supply and  $V_B$  (8.2 V Regulator)

The MC1377 pin for power supply connection is Pin 14. From the supply voltage applied to this pin, the IC biases internal output stages and is used to power the 8.2 V internal regulator ( $V_B$  at Pin 16) which biases the majority of internal circuitry. The regulator will provide a nominal 8.2 V and is capable of 10 mA before degradation of performance. An equivalent circuit of the supply and regulator is shown in Figure 2.

## R, G, B Inputs

The RGB inputs are internally biased to 3.3 V and provide 10 k $\Omega$  of input impedance. Figure 3 shows representative input circuitry at Pins 3, 4, and 5.

The input coupling capacitors of 15  $\mu$ F are used to prevent tilt during the 50/60 Hz vertical period. However, if it is desired to avoid the use of the capacitors, then inputs to Pins 3, 4, and 5 can be dc coupled provided that the signal levels are always between 2.2 V and 4.4 V.

After input, the separate RGB information is introduced to the matrix circuitry which outputs the R-Y, B-Y, and -Y signals. The -Y information is routed out at Pin 6 to an external delay line (typically 400 ns).

## DSBSC Modulators and 3.58 MHz Oscillator

The R-Y and B-Y outputs (see (B-Y)/(R-Y) Axes versus I/Q Axes, Figure 22) from the matrix circuitry are amplitude modulated onto the 3.58/4.43 MHz subcarrier. These signals are added and color burst is included to produce composite chroma available at Pin 13. These functions plus others, depending on whether NTSC or PAL operation is chosen, are performed in the chroma section. Figure 4 shows a block diagram of the chroma section.

The MC1377 has two double balanced mixers, and regardless of which mode is chosen (NTSC or PAL), the mixers always perform the same operation. The B-Y mixer modulates the color subcarrier directly, the R-Y mixer receives a 90° phase shifted color subcarrier before being modulated by the R-Y baseband information. Additional operations are then performed on these two signals to make them NTSC or PAL compatible.

In the NTSC mode, the NTSC/PAL control circuitry allows an inverted burst of 3.58 MHz to be added only to the B-Y signal. A gating pulse or "burst flag" from the timing section permits color burst to be added to the B-Y signal. This color burst is 180° from the B-Y signal and 90° away from the R-Y signal (see Figure 22) and permits decoding of the color information. These signals are then added and amplified before being output, at Pin 13, to be bandpassed and then reintroduced to the IC at Pin 10.

In the PAL mode, NTSC/PAL control circuitry allows an inverted 4.43 MHz burst to be added to both R-Y and B-Y equally to produce the characteristic PAL 225°/135 burst phase. Also, the R-Y information is switched alternately from 180° to 0° of its original position and added to the B-Y information to be amplified and output.

**Timing Circuitry**

The composite sync input at Pin 2 performs three important functions: it provides the timing (but not the amplitude) for the sync in the final output; it drives the black level clamps in the modulators and output amplifier; and it triggers the ramp generator at Pin 1, which produces burst envelope and PAL switching. A representative block diagram of the timing circuitry is shown in Figure 5.

In order to produce a color burst, a burst envelope must be generated which "gates" a color subcarrier into the R-Y and B-Y modulators. This is done with the ramp generator at Pin 1.

The ramp generator at Pin 1 is an R-C type in which the pin is held low until the arrival of the *leading* edge of sync. The rising ramp function, with time constant R-C, passes through two level sensors – the first one starts the gating pulse and the second stops it (see Figure 10). Since the "early" part of the exponential is used, the timing provided is relatively accurate from chip-to-chip and assembly-to-assembly. Fixed components are usually adequate. The ramp continues to rise for more than half of the line interval, thereby inhibiting burst generation on "half interval" pulses on vertical front and back porches. The ramp method will produce burst on the vertical front and back "porches" at full line intervals.


**R-Y, B-Y Clamps and Output Clamp/Amplifier**

The sync signal, shown in the block diagram of Figure 6, drives the R-Y and B-Y clamps which clamp the R-Y and B-Y signals to reference black during the blanking periods. The output amplifier/clamp provides this same function plus combines and amplifies the chroma and luma components for composite video output.


**Application Circuit**

Figure 7 illustrates the block diagram of the MC1377 and the external circuitry required for typical operation.


**Figure 5. Timing Circuitry**



**Figure 6. R-Y, B-Y and Output Amplifier Clamps**




**Figure 7. Block Diagram and Application Circuit**




\* Refers to the choice NTSC/PAL (3.58 MHz/4.43 MHz).

# MC1377




# MC1377

## Figure 8. Internal Schematic



## APPLICATION INFORMATION

**Figure 8. Signal Voltages  
(Circuit Values of Figure 7)**



### R, G, B Input Levels

The signal levels into Pins 3, 4, 5 should be  $1.0 V_{pp}$  for fully saturated, standard composite video output levels as shown in Figure 9(d). The inputs require  $1.0 V_{pp}$  since the internally generated sync pulse and color burst are at fixed and predetermined amplitudes.

Further, it is essential that the portion of each input which occurs during the sync interval represent black for that input since that level will be clamped to reference black in the color modulators and output stage. This implies that a refinement, such as a difference between black and blanking levels, must be incorporated in the RGB input signals.

If Y, R-Y, B-Y and burst flag components are available and the MC1377 is operating in NTSC, inputs may be as follows: the Y component can be coupled through a 15 pF capacitor to Pins 3, 4 and 5 tied together; the  $(-R-Y)$  component can be coupled to Pin 12 through a 0.1  $\mu F$  capacitor, and the  $(-B-Y)$  and burst flag components can be coupled to Pin 11 in a similar manner.

### Sync Input

As shown in Figure 9(e), the sync input amplitude can be varied over a wide latitude, but will require bias pull-up from most sync sources. The important requirements are:

- 1) The voltage level between sync pulses must be between 1.7 V and 8.2 V, see Figure 9(e).
- 2) The voltage level for the sync tips must be between +0.9 V and -0.5 V, to prevent substrate leakage in the IC, see Figure 9(e).
- 3) The width of the sync pulse should be no longer than 5.2  $\mu s$  and no shorter than 2.5  $\mu s$ .

For PAL operation, correctly serrated vertical sync is necessary to properly trigger the PAL divider. In NTSC mode, simplified "block" vertical sync can be used but the loss of proper horizontal timing may cause "top hook" or "flag waving" in some monitors. An interesting note is that composite video can be used directly as a sync signal, provided that it meets the sync input criteria.

### Latching Ramp (Burst Flag) Generator

The recommended application is to connect a close tolerance (5%) 0.001  $\mu F$  capacitor from Pin 1 to ground and a resistor of 51 k $\Omega$  or 56 k $\Omega$  from Pin 1 to  $V_B$  (Pin 16). This will produce a burst pulse of 2.5  $\mu s$  to 3.5  $\mu s$  in duration, as shown in Figure 10. As the ramp on Pin 1 rises toward the charging voltage of 8.2 V, it passes first through a burst "start threshold" at 1.0 V, then a "stop threshold" at 1.3 V, and finally a ramp reset threshold at 5.0 V. If the resistor is reduced to 43 k $\Omega$ , the ramp will rise more quickly, producing a narrower and earlier burst pulse (starting approx. 0.4  $\mu s$  after sync and about 0.6  $\mu s$  wide). The burst will be wider and later if the resistor is raised to 62 k $\Omega$ , but more importantly, the 5.0 V reset point may not be reached in one full line interval, resulting in loss of alternate burst pulses.

As mentioned earlier, the ramp method does produce burst at full line intervals on the "vertical porches." If this is not desired, and the MC1377 is operating in the NTSC mode, burst flag may be applied to Pin 1 provided that the tip of the pulse is between 1.0 Vdc and 1.3 Vdc. In PAL mode this method is not suitable, since the ramp isn't available to drive the PAL flip-flop. Another means of inhibiting the burst pulse is to set Pin 1 either above 1.3 Vdc or below 1.0 Vdc for the duration that burst is not desired.

**Color Reference Oscillator/Buffer**

As stated earlier in the general description, there is an on-board common collector Colpitts color reference oscillator with the transistor base at Pin 17 and the emitter at Pin 18. When used with a common low-cost TV crystal and capacitive divider, about 0.6 V<sub>pp</sub> will be developed at Pin 17. The frequency adjustment can be done with a series 30 pF trimmer capacitor over a total range of about 1.0 kHz. Oscillator frequency should be adjusted for each unit, keeping in mind that most monitors and receivers can pull in 1200 Hz.

If an external color reference is to be used exclusively, it must be continuous. The components on Pins 17 and 18 can be removed, and the external source capacitively coupled into Pin 17. The input at Pin 17 should be a sine wave with amplitude between 0.5 V<sub>pp</sub> and 1.0 V<sub>pp</sub>.

Also, it is possible to do both; i.e., let the oscillator “free run” on its own crystal and override with an external source. An


extra coupling capacitor of 50 pF from the external source to Pin 17 was adequate with the experimentation attempted.

**Voltage Controlled 90°**

The oscillator drives the (B-Y) modulator and a voltage controlled phase shifter which produces an oscillator phase of 90° ± 5° at the (R-Y) modulator. In most situations, the result of an error of 5° is very subtle to all but the most expert eye. However, if it is necessary to adjust the angle to better accuracy, the circuit shown in Figure 11 can be used.

Pulling Pin 19 up will increase the (R-Y) to (B-Y) angle by about 0.25°/μA. Pulling Pin 19 down reduces the angle by the same sensitivity. The nominal Pin 19 voltage is about 6.3 V, so even though it is unregulated, the 12 V supply is best for good control. For effective adjustment, the simplest approach is to apply RGB color bar inputs and use a vectorscope. A simple bar generator giving R, G, and B outputs is shown in Figure 26.

**Figure 9. Ramp/Burst Gate Generator**



**Residual Feedthrough Components**

As shown in Figure 9(d), the composite output at Pin 9 for fully saturated color bars is about 2.6 V<sub>pp</sub>, output with full chroma on the largest bars (cyan and red) being 1.7 V<sub>pp</sub>. The typical device, due to imperfections in gain, matrixing, and modulator balance, will exhibit about 20 mV<sub>pp</sub> residual color subcarrier in both white and black. Both residuals can be reduced to less than 10 mV<sub>pp</sub> for the more exacting applications.

The subcarrier feedthrough in black is due primarily to imbalance in the modulators and can be nulled by sinking or sourcing small currents into clamp Pins 11 and 12 as shown in Figure 12. The nominal voltage on these pins is about 4.0 Vdc, so the 8.2 V regulator is capable of supplying a pull up source. Pulling Pin 11 down is in the 0° direction, pulling it up is towards 180°. Pulling Pin 12 down is in the 90° direction, pulling it up is towards 270°. Any direction of correction may be required from part to part.

White carrier imbalance at the output can only be corrected by juggling the relative levels of R, G, and B inputs

for perfect balance. Standard devices are tested to be within 5% of balance at full saturation. Black balance should be adjusted first, because it affects all levels of gray scale equally. There is also usually some residual baseband video at the chroma output (Pin 13), which is most easily observed by disabling the color oscillator. Typical devices show 0.4 V<sub>pp</sub> of residual luminance for saturated color bar inputs. This is not a major problem since Pin 13 is always coupled to Pin 10 through a bandpass or a high pass filter, but it serves as a warning to pay proper attention to the coupling network.

**Figure 10. Adjusting Modulator Angle**




Figure 11. Nulling Residual Color in Black





Figure 12. Delay of Chroma Information



### The Chroma Coupling Circuits

With the exception of S-VHS equipped monitors and receivers, it is generally true that most monitors and receivers have color IF 6.0 dB bandwidths limited to approximately  $\pm 0.5$  MHz. It is therefore recommended that the encoder circuit should also limit the chroma bandwidth to approximately  $\pm 0.5$  MHz through insertion of a bandpass circuit between Pin 13 and Pin 10. However, if S-VHS operation is desired, a coupling circuit which outputs the composite chroma directly for connection to a S-VHS terminal is given in the S-VHS application (see Figure 19).


For proper color level in the video output, a  $\pm 0.5$  MHz bandwidth and a midband insertion loss of 3.0 dB is desired. The bandpass circuit shown in Figure 7, using the TOKO fixed tuned transformer, couples Pin 10 to Pin 13 and gives this result. However, this circuit introduces about 350 ns of delay to the chroma information (see Figure 13). This must be accounted for in the luminance path.

A 350 ns delay results in a visible displacement of the color and black and white information on the final display. The solution is to place a delay line in the luminance path from Pins 6 to 8, to realign the two components. A normal TV receiver delay line can be used. These delay lines are usually of 1.0 k $\Omega$  to 1.5 k $\Omega$  characteristic impedance, and the resistors at Pins 6 and 8 should be selected accordingly. A very compact, lumped constant delay line is available from TDK (see Figure 25 for specifications). Some types of delay lines have very low impedances (approx. 100  $\Omega$ ) and should not be used, due to drive and power dissipation requirements.


In the event of very low resolution RGB, the transformer and the delay line may be omitted from the circuit. Very low resolution for the MC1377 can be considered RGB information of less than 1.5 MHz. However, in this situation, a bandwidth reduction scheme is still recommended due to the response of most receivers.

Figure 14(a) shows the output of the MC1377 with low resolution RGB inputs. If no bandwidth reduction is employed then a monitor or receiver with frequency response shown in Figure 14(b), which is fairly typical of non-comb filtered monitors and receivers, will detect an incorrect luma sideband at X'. This will result in cross-talk in the form of chroma information in the luma channel. To avoid this situation, a simpler bandpass circuit as shown in Figure 15(a), can be used.

Figure 13. MC1377 Output with Low Resolution RGB Inputs



(a) Encoder Output with Low Resolution Inputs and No Bandpass Transformer



(b) Standard Receiver Response


A final option is shown in Figure 15(b). This circuit provides very little bandwidth reduction, but enough to remove the chroma to luma feedthrough, with essentially no delay. There is, however, about a 9 dB insertion loss from this network.

It will be left to the designer to decide which, if any, compromises are acceptable. Color bars viewed on a good monitor can be used to judge acceptability of step luminance/chrominance alignment and step edge transients, but signals containing the finest detail to be encountered in the system must also be examined before settling on a compromise.

### The Output Stage

The output amplifier normally produces about 2.0 V<sub>pp</sub> and is intended to be loaded with 150  $\Omega$  as shown in Figure 16. This provides about 1.0 V<sub>pp</sub> into 75  $\Omega$ , an industry standard level (RS-343). In some cases, the input to the monitor may be through a large coupling capacitor. If so, it is necessary to connect a 150  $\Omega$  resistor from Pin 9 to ground to provide a low impedance path to discharge the capacitor. The nominal average voltage at Pin 9 is over 4.0 V. The 150  $\Omega$  dc load causes the current supply to rise another 30 mA (to approximately 60 mA total into Pin 14). Under this (normal) condition the total device dissipation is about 600 mW. The calculated worst case die temperature rise is 60°C, but the typical device in a test socket is only slightly warm to the touch at room temperature. The solid copper 20-pin lead frame in a printed circuit board will be even more effectively cooled.

Figure 14. Optional Chroma Coupling Circuits




Power Supplies

The MC1377 is designed to operate from an unregulated 10 V to 14 Vdc power supply. Device current into Pin 14 with open output is typically 35 mA. To provide a stable reference for the ramp generator and the video output, a high quality 8.2 V regulator can supply up to 10 mA for external uses,

with an effective source impedance of less than 1.0  $\Omega$ . This regulator is convenient for a tracking dc reference for dc coupling the output to an RF modulator. Typical turn-on drift for the regulator is approximately  $-30$  mV over 1 to 2 minutes in otherwise stable ambient conditions.


Figure 15. Output Termination



SUMMARY

The preceding information was intended to detail the application and basis of circuit choices for the MC1377. A complete MC1377 application with the MC1374 VHF modulator is illustrated in Figure 17. The internal schematic diagram of the MC1377 is provided in Figure 8.

Figure 16. Application with VHF Modulator



APPLICATIONS INFORMATION

S-VHS

In full RGB systems (Figure 18), three information channels are provided from the signal source to the display to permit unimpaired image resolution. The detail reproduction of the system is limited only by the signal bandwidth and the capability of the color display device. Also, higher than normal sweep rates may be employed to add more lines within a vertical period and three separate projection picture tubes can be used to eliminate the "shadow mask" limitations of a conventional color CRT.

Figure 21 shows the "baseband" components of a studio NTSC signal. As in the previous example, energy is concentrated at multiples of the horizontal sweep frequency. The system is further refined by precisely locating the color subcarrier midway between luminance spectral components. This places all color spectra between luminance spectra and can be accomplished in the MC1377 only if "full interlaced" external color reference and sync are applied. The individual

components of luminance and color can then be separated by the use of a comb filter in the monitor or receiver. This technique has not been widely used in consumer products, due to cost, but it is rapidly becoming less expensive and more common. Another technique which is gaining popularity is S-VHS (Super VHS).

In S-VHS, the chroma and luma information are contained on separate channels. This allows the bandwidth of both the chroma and luma channels to be as wide as the monitors ability to reproduce the extra high frequency information. An output coupling circuit for the composite chroma using the TOKO transformer is shown in Figure 19. It is composed of the bandpass transformer and an output buffer and has the frequency performance shown in Figure 20. The composite output (Pin 9) then produces the luma information as well as composite sync and blanking.

Figure 17. Spectra of a Full RGB System




Figure 19. Frequency Response of Chroma Coupling Circuit






Figure 18. S-VHS Output Buffer



\*Refers to different component values used for NTSC/PAL (3.58 MHz/4.43 MHz).  
 \*\*Toko 166NNF-1026AG




**I/Q System versus (R-Y)/(B-Y) System**


The NTSC standard calls for unequal bandwidths for I and Q (Figure 21). The MC1377 has no means of processing the unequal bandwidths because the I and Q axes are not used (Figure 22) and because the outputs of the (R-Y) and the (B-Y) modulators are added before being output at Pin 13. Therefore, any bandwidth reduction intended for the chroma information must be performed on the composite chroma information. This is generally not a problem, however, since most monitors compromise the standard quite a bit.

Figure 23 shows the typical response of most monitors and receivers. This figure shows that some crosstalk between luma and chroma information is always present. The acceptability of the situation is enhanced by the limited ability of the CRT to display information above 2.5 MHz. If the signal from the MC1377 is to be used primarily to drive conventional non-comb filtered monitors or receivers, it would be best to reduce the bandwidth at the MC1377 to that of Figure 23 to lessen crosstalk.


**Figure 20. NTSC Standard Spectral Content**



**Figure 21. Color Vector Relationship (Showing Standard Colors)**






**Figure 22. Frequency Response of Typical Monitor/TV**



# MC1377

**Figure 23. A Prototype Chroma Bandpass Transformer**  
Toko Sample Number 166NNF-10264AG





**Connection Diagram**  
**Bottom View**

(Drawing Provided By:  
Toko America, Skokie, IL)

Unloaded Q (Pins 1-3): 15 @ 2.5 MHz  
Inductance: 30  $\mu$ H  $\pm$  10% @ 2.5 MHz  
Turns: 60 (each winding)  
Wire: #38 AWG (0.1 m/m)

**Figure 24. A Prototype Delay Line**  
TDK Sample Number DL122301D-1533




\*Marking: Part Number, Manufacturer's Identification,  
Date Code and Lead Number.  
Skokie, IL (TDK Corporation of America)


Item	Specifications
Time Delay	400 ns $\pm$ 10%
Impedance	1200 $\Omega$ $\pm$ 10%
Resistance	Less Than 15 $\Omega$
Transient Response with 20 ns Rise Time Input Pulse	Preshoot: 10% Max
	Overshoot: 10% Max
	Rise Time: 120 ns Max
Attenuation	3 dB Max at 6.0 MHz

# MC1377

## Figure 25. RGB Pulse Generator



### RGB Pulse Generator Timing Diagram for NTSC




# MC1377

Figure 26. Printed Circuit Boards for the MC1377




(CIRCUIT SIDE)




(COMPONENT SIZE)

Figure 27. Color TV Encoder – Modulator



OUTLINE DIMENSIONS


**P SUFFIX**  
**PLASTIC PACKAGE**  
**CASE 738-03**  
**ISSUE E**



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: INCH.
  3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
  4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.


DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.010	1.070	25.66	27.17
B	0.240	0.260	6.10	6.60
C	0.150	0.180	3.81	4.57
D	0.015	0.022	0.39	0.55
E	0.050 BSC		1.27 BSC	
F	0.050	0.070	1.27	1.77
G	0.100 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.140	2.80	3.55
L	0.300 BSC		7.62 BSC	
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

**DW SUFFIX**  
**PLASTIC PACKAGE**  
**CASE 751D-04**  
**(SO-20L)**  
**ISSUE E**



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: MILLIMETER.
  3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
  4. MAXIMUM MOLD PROTRUSION 0.150 (0.006) PER SIDE.
  5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	12.65	12.95	0.499	0.510
B	7.40	7.60	0.292	0.299
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.50	0.90	0.020	0.035
G	1.27 BSC		0.050 BSC	
J	0.25	0.32	0.010	0.012
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

**How to reach us:**

**USA / EUROPE:** Motorola Literature Distribution;  
P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447

**JAPAN:** Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, Toshikatsu Otsuki,  
6F Seibu-Butsuryu-Center, 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-3521-8315

**MFAX:** RMFAX0@email.sps.mot.com – TOUCHTONE (602) 244-6609  
**INTERNET:** <http://Design-NET.com>

**HONG KONG:** Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,  
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298

